基于Hilbert分形缺陷地结构的微带低通滤波器

采用Hilbert分形缺陷地结构单元和并联枝节串联设计制作了一种微带低通滤波器。HFSS仿真结果表明:设计的滤波器通带回波损耗小于–20 dB,通带范围为0~5 GHz,阻带带宽能达到10 GHz以上。实物测量结果与仿真结果基本吻合。实现了回波损耗和通带内的纹波小、过渡带陡峭、阻带宽、结构紧凑、尺寸小的微带低通滤波器。     

基于Sobel算子的数字图像边缘检测与FPGA实现

数字图象边缘检测通常受到处理器速度的限制,为解决这一问题,论文采用FPGA技术,对基于Sobel算子的数字图象边缘检测进行设计和实现.给出了硬件设计组成原理、主要程序代码设计方法.整个算法使用一片FPGA芯片Xilinx Spartan3 XC3S50-5PQ208设计集成.仿真研究结果表明该芯片能以134MHz的速度运行.通过对1024*1024像素大小的Tena图象实验,在7.8ms内获得了满意的边缘检测结果.     

小型化超宽阻带共面波导低通滤波器设计

为了解决传统CPW低通滤波器尺寸偏大、阻带较窄和插入损耗偏大的问题,采用 /4阶梯阻抗谐振单元（SIR）加载半圆形并联枝节（SISS）和缺陷地结构（DGS）单元的紧凑型结构设计了一个5阶CPW低通滤波器,分析了各单元结构参数对阻带性能的影响,引入微带线补偿方法对共面波导中心导体线特性阻抗进行局部补偿,改善了阻抗匹配性能,进一步降低了通带内的回波损耗和插入损耗。测试结果表明：该滤波器结构尺寸25mm×18mm,3dB截止频率3.5GHz,阻带范围3.8～17GHz。实现了CPW低通滤波器的低插入损耗、超宽阻带和小型化。     

LTE中咬尾卷积编码器的VHDL设计

咬尾卷积码编码具有不要求传输任何额外比特的优点,成为LTE通信系统中重要的编码方式。在介绍LTE物理信道结构的基础上,分析了咬尾卷积码编码器的编码原理,设计了咬尾卷积编码器的工作时序,然后基于Quartus-Ⅱ平台对咬尾卷积码编码器进行了VHDL设计,并利用Modelsim进行了波形仿真与验证。结果表明:采用VHDL设计方法实现咬尾卷积码编码具有设计灵活、修改方便的特点,能满足LTE通信系统的编码要求。     

基于分形耦合结构的微带带通滤波器设计

设计了一个中心频率为2GHz的传统结构的微带阶梯耦合带通滤波器,采用分形耦合结构进行谐波抑制,仿真结果表明:采用分形耦合单元比传统结构的耦合单元使滤波器二次谐波减小了25dB,通带插入损耗小于-0.55dB;通过对分形耦合单元进行优化,可使滤波器二次谐波抑制性能进一步改善37dB,而通带性能几乎不受影响。测量结果与仿真结果基本吻合。