基于FPGA的万兆网的IPsec ESP协议设计与实现

“Internet协议安全性(IPsec)”为IP层及其上层协议提供加解密和认证等安全服务。但对IPsec协议的处理已经成为高速网络实现的瓶颈。随着FPGA向着更大容量和更高速度方向发展,基于FPGA硬件实现的IPsec协议栈可以提供更高的网络性能。文中介绍了一种基于FPGA的万兆以太网IPsec ESP协议栈的设计,支持隧道模式和传输模式,具有抗重放能力。通过采用多级流水操作、多缓存乒乓操作、多进程并行处理等技术实现了万兆线速。     

智能外设开发中所使用的容错技术

ＩＰ系统是电信级软件，一旦运行起来就不能间断，所以容错能力的高低是系统健壮性的重要指标，目前就容错技术而言，在硬件上已经十分成熟。但使用容错机，不一定会使系统整体性能得到满足，同时可能会造成成本偏高，不利于产品的市场切入。本文主要从软件和硬件上（硬件需要一定的软件支持）对ＩＰ系统中各模块间及整体上的容错作详细阐述。１、系统结构和特性 ＩＴＵ－Ｔ Ｑ．１２１８明确规定：ＩＰ拥有５种不同的连接方式：ＳＳＦ中继方式、直接ＳＣＦ－ＳＲＦ方式、辅助中继、辅助无中继，Ｈａｎｄ－ｏｆｆ方式、本系统使用直接ＳＣＦ…     

基于CPLD+FLASH通用快速的FPGA配置方案

随着FPGA在当前嵌入式系统中的广泛应用,FPGA配置功能的模块化需求越来越强烈,FPGA配置的速率要求也越来越苛刻.鉴于主流FPGA型号配置方法和配置时序的共同点,设计提出了一种通用、快速、全国产化的FPGA配置方案.硬件电路设计和CPLD逻辑设计可以完全复用,配置速率可以获得最大程度的提高,同时设计灵活性高,能实现...