基于神经网络模型的优化布图技术综述

本文对可用于集成电路布图的神经网络模型和神经优化计算方法作了概括和总结，比较了它们的优缺点及其在ＩＣ布图中的应用前景；分析了神经网络在集成电路布图中的应用现状和存在的问题；提出了各类优化计算神经网络模型求解集成电路布图问题的一上结网络映射方法和应用方法；提出了基于神经网络在由图算法在串行机上模拟的几种速度提高方法。     

FAOG:基于过滤技术和AOG的组合电路多故障诊断算法

本文提出了一种用于组合电路中的多故障诊断的新算法FAOG（Filtered AND／OR graphs）。此算法基于过滤技术和AOG图。其中过滤技术用来除去电路中的非可能致错部分，以减少所需处理的电路规模。AOG是与电路对应的AND／OR图，是改错的关键部分。此算法对于树状组合电路是完全自动的。对于普通组合电路是半自动的。它既解决了基于模拟的改错算法只能限定出错区域而不能告知如何诊断故障信息的局限性，也大大减轻了符号诊断法的内存爆炸问题。实验表明，这是一种快速高效的故障诊断方案，适用于多故障的组合电路。     

积木板式版图设计中的多电源网布线

讨论了多电源网保持共平面布线所需最少馈电压焊块问题。针对在实践中常出现的两条和三条电源网的布线情况，提出了两种电源网布线的启发式算法及其系统实现的新策略。实验结果表明，这种电源网的布线方法可得到令人满意的结果。     

一种VLSI零偏差时钟线网布线算法

本文给出了一种时钟线网布线的新算法。算法基本上消化了时钟偏差，并使线网总线长得到了最小化。其关键在于：１在旋转定位的基础上，采用平衡合并的原则构造时钟树拓扑结构，并在合并过程中，保证点与弧之间的连续优化。２根据拓扑表，确定详细布线时的连线走向，从而对总线长作出了进一步的优化。实验结果表明，我们的算法是有效的，能够较好地用一大规模集成电路的时钟线网的布线。     

版图压缩中的约束图模型及其生成算法

本文描述了在我们开发的二维版图压缩器中使用的约束图模型,它按照版图中各掩模层和派生层在电学特性或设计规则上的互相影响,把版图划分成若干个逻辑平面。先由各逻辑平面生成相应的约束图,再根据各逻辑平面生成的子约束图形成整个版图的约束图。并利用改进的垂直平面扫描算法生成由约束图模型定义的约束图。     

可编程逻辑阵列（PLA）自动版图生成器

可编程逻辑阵列ＰＬＡ自动版图生成器可以使设计者快速地得到宏单元，从电路盒物理版图的细节中解放出来，因ＰＬＡ较低的设计费用和可编程的特点，生成器对于实现电路中的控制部分十分有效，ＰＬＡ自动版图生成器在国内首次实现了ＰＬＡ由逻辑输入到版图生成的自动设计。     

一种基于神经网络的多层通孔最小化方法

在多层布线的线段－相交图模型基础上，利用Ｈｏｐｆｉｅｌｄ人工神经网络理论，通过反通孔数目这个优化目标与Ｈｏｐｆｉｅｌ网络能量函烽相联系的方法来解决多层布线通孔最小化问题。算法考虑了许多来自实际的约束。     

智能电源电路类IP核研究

在系统芯片(SOC)技术飞速发展的今天，作为几乎所有SOC不可或缺的组成部分，智能电源类IP核的研究开发日益显出其必要性和迫切性。本文给出若干电源类IP核的设计实例，包括电压参考源、电压调节器、振荡器、欠压锁定比较器、电压过零比较器等，并将使之能支持多种SOC的设计。     

LSI版图设计中的一种P／G网布线法

本文提出了一种有效的P/G网布线算法和在积木块式布图系统中实现的策略。与以往算法比较,此算法允许每条电源网具有多个馈电脚存在。其策略包括四个部分:(1)一种有效的层次式自上而下的P/G网平面性分析和拓扑路径分配算法;(2)P/G网线宽的确定;(3)总体压缩和再布线后P/G网布线信息的动态修改;(4)与信号网一起的平面性无网格电源网通道详细嵌入。实验结果表明我们的P/G网布线方法可获得令人满意的布线结果。