SOI单元库版图优化研究

文章对版图优化方法进行了研究,给出了几种版图优化的方法。通过研究发现,对于体硅而言要提高单元速度主要是通过减小源漏面积来实现;而对于SOI单元要提高速度只能通过减小单元的源漏周长来实现。通过仿真对比普通结构栅、叉指结构栅和环形结构栅的组成的反向器环振周期,可以发现采用叉指结构和环形栅结构不仅能有效减小单元面积,并且能通过减小源漏周长提高单元速度。     

双极器件EB结击穿测试对HFE的影响

三极管测试发现,发射极和基极EB结击穿测试会降低三极管放大倍数HFE。理论表明,HFE和注入效率γ、基区输运系数αT、复合系数δ相关。文章模拟EB结击穿应力,同时设计三种测试方法,测试应力前后三极管HFE、IC、IB等参数的变化,认为HFE降低是由于IB的增大造成。同时根据上面三个系数对应的物理区域分析认为,电流应力造成了缺陷,缺陷引起的EB结复合电流和基区传输复合电流的增大是IB增大的原因,但EB结复合电流是主要的,是HFE降低的原因。最后指出流片工艺过程中的损伤也会造成类似HFE降低的问题。