并行级联分组码的一种新的迭代译码算法

并行级联分组码比串行级联分组码具有更高的码率,基于LLR计算的Turbo迭代译码算法使其内外分量码均做到了软判决译码。通过引入校正因子a（m）,将接收信息与子译码器的输出软信息进行线性叠加反馈能在省去繁琐的LLR计算的情况下实现并行级联分组码的Turbo迭代译码。仿真研究表明,若将译码器的输出进行简单的相关运算,可进一步改善译码器性能。     

新型(2k, k, 1)卷积码的构造

结合双环循环码和(2,1,1)卷积码,构造了一类(2k,k,1)卷积码,获得了一种短码构造长码的新方法。通过定义一种状态转移矩阵,利用代数方法和格栅图,揭示了该码类的构造机理,发现其码字结构的均衡性与多样性俱佳,具有良好的距离特性。仿真实验表明,(2k,k,1)卷积码的纠错性能和译码速度相较于传统卷积码存有一定优势。     

卷积码基于逃逸机制的次优译码

本文借助降排序、动态选择器和矢量寄存器等模块,提出了一种卷积码M算法的矩阵实现方案,设计了一种具有并行处理能力的单一结构译码器.M算法容易陷入次优的局部搜索区域,本文利用快检卷积码的快检特性,结合低密度校验码的核加运算和蔡氏算法的最近邻域扩展思想,建立了一种低开销的逃逸机制,帮助译码器快速摆脱局部最优解.仿真实验表明,基于逃逸机制的改进算法可获得约0.8db的额外增益,充分证明了算法的可行性和有效性.     

一种维特比译码器的矩阵实现方案

本文针对(2,1,l)卷积码提出一种维特比矩阵译码算法,通过引入整形、合并和动态选择等辅助模块,实现了所有环节的矩阵处理,构建出具有单一结构的并行译码器。由于只需要更改一部分模块的内部参数便可获得不同卷积码译码器,因此非常有利于分析和设计。仿真实验表明,在运算量更少的情况下,矩阵译码器可以取得接近最优的译码性能。     

一种新的多维乘积码的迭代译码算法

多维乘积码能实现长码和编码随机化,且比二维乘积码对噪声的均化更彻底。算法对多维乘积码实施turbo迭代译码时,通过校正因子α(m)的引入定义了线性叠加反馈,从而用简单的相关运算代替了传统乘积码迭代译码中复杂的LLR运算,降低了译码复杂度。仿真研究表明,多维乘积码比二维乘积码更为简单高效。     

多阶幻方卷积码的构造及译码

本文结合线性分组码和卷积码,构造出一类信息组长度和约束度都相对较大的多阶幻方卷积码.通过定义一种多维矩阵,进行了状态转移分析,并借助矩阵运算构建出单一结构但却能并行处理的软判决维特比译码器.仿真分析表明,该码类存在大量距离特性优良、高效率的好码,具有获取香农码的良好预期.     

乘积码基于相关运算的迭代译码

乘积码是一种能以Turbo码的思想实现译码的级联码，具有一般编码无法达到的纠错能力。本文提出一种新的乘积码迭代译码算法，其核心思想是通过输出软信息与接收软信息进行线性迭加的方式来实现反馈，此时只须提供-1和1组成的软输出矩阵就能获得很高的编码增益，仿真表明，将子译码器译码后的结果再进行一次相关运算作为软输出，译码性能可以得到进一步的提高。     

一种新的准随机LDPC卷积码及窗译码

以Gallager随机LDPC分组码为基础,通过列置换、置数、剪切与合并,构造了一种新的（l,3,6）准随机LDPC卷积码.针对该码类,提出了一种窗扇尺寸固定、滑动步长可选的窗译码算法,大幅降低了寄存器开销和译码延时.仿真实验界定了滑动步长的取值范围,验证了构造方案和窗译码的有效性,测试了不同约束度的准随机LDPC卷积码的误码性能,结果显示约束度l仅为1535即可获得距离香农限约1dB的纠错能力.