排序方式: 共有45条查询结果,搜索用时 0 毫秒
1.
通过对信号传输理论、竞争-冒险现象和物理不可克隆函数(Physical Unclonable Functions, PUF)电路的研究,论文提出一种基于信号传输理论的毛刺型物理不可克隆函数电路(Glitch Physical Unclonable Functions, Glitch-PUF)方案。该方案首先根据偏差延迟的信号传输理论,推导出获得稳定毛刺输出的电路级数;然后利用组合逻辑电路的传播延迟差异,结合1冒险和0冒险获得具有毛刺的输出波形,采用多级延迟采样电路实现Glitch-PUF的输出响应。由于毛刺信号具有显著的非线性特性,将其应用于PUF电路可有效解决模型攻击等问题。最后在TSMC 65 nm CMOS工艺下,设计128位数据输出的电路结构,Monte Carlo仿真结果表明Glitch-PUF电路具有良好的随机性。 相似文献
2.
通过对线间电容耦合模型的研究, 提出了一种基于互连线电容耦合的SR锁存电路设计方案. 该方案首先分析互连线间电容耦合关系, 利用MOS管栅极电容模拟互连线电容; 然后利用电容耦合结构与线计算特性, 设计或非逻辑门电路, 在此基础上实现基于互连线电容耦合的SR锁存电路; 最后在TSMC 65nm Spectre环境下仿真验证. 结果表明 所设计的电路逻辑功能正 确, 且具有低硬件开销特性. 相似文献
3.
由DPT与脲或硝基脲在硝化剂中反应可以合成2,4,6-三硝基-2,4,6-三氮杂环己酮。本文用~(15)N示踪原子对DPT分子中不同位置的氮原子分别进行标记,用~(15)N NMR谱图来考察~(15)N标记的反应物和产物分子中标记原子的位置及丰度。结果表明,与脲或硝基脲缩合的DPT硝解碎片为非硝基取代的N,N-二羟甲基胺,硝基脲上硝基与硝化剂之间存在着交换反应。 相似文献
4.
随着集成电路特征尺寸的不断缩小, 互连线在芯片内部占的比重越来越大, 但是互连线仅用于数据传输, 芯片计算能力仍然需要依靠晶体管开关实现. 如何在有限的硬件资源内进一步提高芯片的计算能力, 已经成为当前集成电路设计的核心问题. 本文通过研究金属互连线间电容耦合效应, 采用互连线串扰现象完成逻辑运算的思想, 提出一种基于线计算的全加器设计方案. 该方案首先建立线计算模型, 通过调整反相器阈值和不同干扰线与受扰线之间电容耦合强度匹配技术, 采用相同线计算电路结构实现不同功能的逻辑门电路; 然后, 在逻辑门的基础上实现基于线计算的全加器; 最后, 在TSMC 65nm CMOS工艺下仿真验证. 结果表明, 所设计的线计算电路具有正确逻辑功能, 与传统设计方法相比, 线计算逻辑门具有更低开销, 且线计算电路具有抗逆向工程能力. 相似文献
5.
对4种二烯丙基甲基烷基(n=12,14,16,18)溴化铵(标记为C12,C14,C16,C18)的性质与性能进行了研究。 通过测定其热稳定性、表面活性和絮凝性能,考察产物结构对其性质与性能的影响规律。 结果表明,季铵盐C12~C18的主要分解温度分别为170~300 ℃、172~303 ℃、170~293 ℃和170~310 ℃,对应失重率分别为92.8%、92.6%、96.4%和87.4%;临界胶束浓度(cmc)和临界胶束浓度下的表面张力(γcmc)分别为5.2、3.5、1.4、1.1 mmol/L和26.6、25.2、33.8、35.8 mN/m,显示出较高的表面活性;季铵盐C16的发泡与稳泡性能最好,C12的Krafft点<0 ℃,C14、C16和C18的Krafft点分别为1、8和19 ℃; C12和C14分别对膨润土和高岭土的絮凝能力最强,表明单体的絮凝性能具有结构选择性。 相似文献
6.
采用膨胀计法研究了以过硫酸铵 亚硫酸氢钠为引发剂,丙烯酰胺(AM)和二甲基二烯丙基氯化铵(DMDAAC)在水溶液中的共聚反应动力学,测定了相应的聚合表观活化能、聚合速率方程和单体竞聚率。 结果表明,当AM与DMDAAC摩尔比分别为5∶5、6∶4和7∶3时,表观活化能分别为Ea1=90.61 kJ/mol、Ea2=88.88 kJ/mol和Ea3=85.15 kJ/mol;聚合反应温度为45 ℃下,聚合速率方程分别为Rp1=kc(M)2.84c(IO)0.51·c(IR)0.61,Rp2=kc(M)2.77c(IO)0.51c(IR)0.59和Rp3=kc(M)2.73c(IO)0.50c(IR)0.56;2种单体的竞聚率分别为rAM=6.11,rDMDAAC=0.14。 上述实验结果可从动力学角度为不同阳离子度共聚物Poly(DMDAAC-co-AM)(PDA)聚合反应速率差别及产物特征黏度值差异进行解释。 相似文献
7.
通过对单稳态电路定时偏差和物理不可克隆函数(physical unclonable functions,PUF)电路的研究,提出了一种基于单稳态定时偏差的高识别性PUF电路设计方案.首先,分析单稳态定时电路的自我标识物理特性,提出长定时单稳态电路设计方法;然后,利用该单稳态电路产生的定时偏差信号以及激励信号控制数据选择器选择2个定时偏差信号,结合仲裁器判决唯一的、不可克隆的输出响应.采用TSMC 65nm CMOS工艺,在不同环境下对设计的PUF电路进行Monte Carlo仿真,分析其识别性、可靠性等特性.实验结果显示,所设计的PUF电路识别性可达99.82%,且误码率为2.7%. 相似文献
8.
通过对SHA-3算法置换函数Keccak-f的线性性质以及缩减轮数的Keccak杂凑函数原象攻击的研究,提出了SHA-3算法的抗原象攻击性能优化设计方案.首先结合Keccak杂凑函数的差分特点和θ置换函数的奇偶性质,分析了基于CP kernel的SHA-3算法原象攻击;然后针对目前实施原象攻击的方法,在θ置换函数运算后异或随机数以打乱其汉明重量,改变CP-kernel的校验性质,阻止攻击者利用中间相遇的方法寻找原象,提高了SHA-3算法的抗原象攻击能力;最后利用VHDL硬件语言实现抗原象攻击SHA-3算法的设计方案,验证了该算法的正确性以及安全性. 相似文献
9.
亚阈值电路是低功耗重要发展方向之一。随着电源电压降低,晶圆代工厂提供的标准单元电路性能容易受噪声和工艺偏差的影响,已经成为制约亚阈值芯片的瓶颈。该文提出一种基于施密特触发(ST)与反向窄宽度效应(INWE)的亚阈值标准单元设计方案。该方案首先利用ST的迟滞效应与反馈机制,在电路堆叠结点处添加施密特反馈管以优化逻辑门、减少漏电流、增强鲁棒性;然后,采用INWE最小宽度尺寸与分指版图设计方法,提高电路的开关阈值与MOS管的驱动电流;最后,在TSMC 65 nm工艺下构建标准单元的物理库、逻辑库和时序库,完成测试验证。实验结果表明,所设计的亚阈值标准单元与文献相比,功耗降低7.2%~15.6%,噪声容限提升11.5%~15.3%,ISCAS测试电路的平均功耗降低15.8%。 相似文献
10.
隧穿磁阻(TMR)传感器相比于其他类型磁阻传感器功耗更低、灵敏度更高、可靠性更好,在军事和民用等领域有着广阔的应用前景。该文针对TMR传感器的微弱信号检测和安全防护等问题,提出一种高精度TMR传感器读取专用集成电路(ASIC)和提取传感器物理不可克隆函数(PUF)特性的设计方案。该方案通过设计前端低噪声仪表放大器和高精度模数转换器,并结合斩波技术和纹波抑制技术,实现高精度信号读取和模数转换;利用具备数字输出功能的TMR磁强计比较不同传感器零位偏差,采用多位随机平衡算法完成TMR磁强计的软PUF设计,可产生128 bit PUF响应。TMR传感器读取ASIC利用上海华虹0.35 μm CMOS工艺完成流片,并测试磁强计功能和TMR-PUF性能。实验结果表明,在5V电源电压下,TMR磁强计系统功耗约10 mW,噪底可达–140 dBV,3次谐波失真–107 dB;TMR-PUF的唯一性达到47.8%,稳定性为97.85%,与相关文献比较性能优异。 相似文献