超深亚微米工艺下预防串扰方法

随着工艺特征尺寸的不断缩小,芯片的信号完整性问题逐渐恶化。根据超深亚微米(ultra-deep submicron,UDSM)工艺特性,阐述了串扰噪声和同步开关噪声(Simultaneous Switch Noise,SSN)的产生机理以及对芯片信号完整性的影响,并且分析了走线密度、时钟频率和供电布局等与这2类噪声强度相关的主要因素,进而得出了在集成电路版图设计早期,有效预防和抑制信号完整性问题的一系列方法。     

超宽带压控振荡器电路的设计

基于多频段一体化通信、雷达无线电跳频通信以及短波通信系统对低噪声、大带宽等性能的需求,提出了一种低相噪、低功耗、片上面积小、超宽带的压控振荡器电路结构.双核VCO的结构覆盖了12GHz-24GHz的超宽带正交频率输出范围,采用CMOS工艺库进行了设计仿真和版图设计,版图设计面积为0.4mm×0.65 mm.仿真结果表明...     

一种超宽带频率综合器电路的设计与实现

基于超宽带射频（RF）收发电路的应用,设计了一种正交输出的超宽带、全集成并且可重构的频率综合器,可适用于25 MHz～12 GHz工作频段的射频接收、发射电路中射频信号的上变频和下变频处理。采用电荷泵频率综合器作为整体实现架构,使用双核压控振荡器（VCO）覆盖频率范围,利用多级级联本振信号生成技术产生本振信号,实现了适用于多频段一体化通信、雷达无线电跳频、软件定义无线电的频率综合器。采用CMOS工艺进行了设计仿真和流片,芯片尺寸为0.658 mm×1.2 mm。测试结果表明,12 GHz相位噪声不大于-85 d Bc/Hz@100 k Hz offset,电路典型总功耗为203 m W。