一种高精度中频信号数据采集卡的硬件设计

介绍了一种基于软件无线电思想而设计的新型高精度中频信号数据采集卡的硬件设计方法。并通过实验证明,利用新方法设计的数据采集卡能很好地解决传统数据采集卡在信号处理带宽和数据传输速率方面存在的问题。     

单片数字锁相环衬底噪声的SPICE模拟及分析

应用PSPICE及采用C语言自编的外部程序,对单片数字锁相环中衬底噪声耦合及衬底噪声对电路性能的影响进行了模拟和分析,有助于进一步理解衬底噪声以及衬底噪声对复杂的混合信号电路工作的影响。提出了实际应用中据此选择合适的衬底类型和相应的减小衬底噪声的方法。     

重掺杂型混合信号集成电路衬底的噪声模型研究

应用器件模拟软件SILVACO模拟三种结构重掺杂型衬底中注入高频电流的分布,根据模拟结果分析得出重掺杂型衬底的简化模型为一单节点,进而将简化模型与实际的混合信号集成电路结合,建立起重掺杂型衬底的噪声模型,并给出了参数估算式。     

多元检测线圈在石油拼接套管的远场涡流检测中的应用

在基于远场涡流的拼接套管检测中,拼接套管各管道分析的复杂性会因为远场涡流两次穿透套管壁的特性而增加.当发射线圈处于缺陷位置时,作者已提出基于双接收线圈的伪峰移除方法.当发射线圈处于正常管道位置时,伪峰移除方法并不能移除检测信号中发射线圈处管道的信息,所以本文提出弥补该不足点的方法.该方法首先通过去伪峰方法将检测信号中发射线圈附近的管道情况统一转化为无缺陷的情况;然后,采用维纳去卷积滤波器获取拼接套管上缺陷（接箍可视为缺陷）的位置信息,并根据缺陷位置反向定位拼接套管正常位置.最后,统一移除检测信号中发射线圈处管道的信息.该方法通过仪器测试科索#1井得到验证,有利于提高远场涡流在拼接套管检测分析中的实用性.     

GPIB接口的FPGA实现

GPIB接口是测试仪器中常用的接口方式。通过将接口设计分解为同步状态机设计和寄存器读写电路设计，采用Verilog语言实现了满足IEEE488．1协议的IPCore设计。将此IPCore固化到FPGA芯片中即可实现GPIB各种接口功能。     

一种高速时钟电路的设计

本文基于DDS和PLL结合的频率合成方案，利用DDS芯片AD9852和集成锁相环SY89421，论述了一种输出频率为0.1Hz—200MHz的高速时钟电路的设计，就时钟电路硬件设计实现原理和软件编程进行了详细论述。     

基于多元接收线圈的管道局部缺陷检测方法研究

在管道内部,基于远场涡流技术的局部缺陷定量检测中,当发射线圈处于管道缺陷位置时,接收线圈检测的远场涡流信号中叠加了发射线圈处缺陷造成的伪峰信号,影响了接收线圈处管道缺陷定量分析的正确性.为了实现基于远场涡流检测中局部缺陷正确的定量分析,本文在远场区域设置与发射线圈同轴的多接收线圈以及周向传感器阵列.同轴接收线圈用来获取远场涡流检测信号中的伪峰信号,周向传感器阵列用来检测局部缺陷.该方法通过两个接收线圈获取具有差分特性的两个远场涡流检测信号,然后利用维纳去卷积滤波器实现伪峰信号的获取,同时滤除测试中的噪声;最后,在用于局部缺陷定量分析的涡流信号（由阵列传感器获取）中减去伪峰信号,达到检测管道局部缺陷的目的.该方法通过实验仪器得到验证,在管道局部缺陷的定量检测中具有很好的实用性.     

一种大动态范围的微弱信号采集系统设计

以PIC和CPLD为控制核心设计了一种高速、高精度数据采集系统,用以实现大动态范围的微弱信号的检测;阐述了系统控制单元所要实现的功能以及实时实现该检测所必需的切换电路的设计。本采集系统通过实验进行了验证并运用于实际仪器当中,取得了良好的应用效果。     

复用NoC测试IP芯核测试存取链优化配置

论述了层次型IP芯核不同测试模式之间的约束关系,给出了层次型IP芯核的测试壳结构,提出了一种复用片上网络测试内嵌IP芯核的启发式测试存取链优化配置方法.该方法可有效减小测试数据分组数量和被测芯核的测试时间.使用片上网络测试平台,在测试基准电路集ITC'02中的基准电路p22810上进行了实验验证.     

合成脉冲信号延迟的一种精密控制电路设计

文中提出一种基于FPGA和高速ECL器件,利用计数器和延迟线实现标准时钟信号的延迟,从而实现精密控制脉冲延迟大范围连续可调的方法。该技术可实现频率覆盖范围为50MHz-250MHz,脉冲可调延迟范围为0us-3us,分辨率为10ps的脉冲信号延迟。