888nm半导体抽运的60W皮秒激光振荡器模型

为了建立一个基于888nm半导体抽运的高平均功率和高效率皮秒激光振荡器的理论模型,采用模拟计算方法和谐振腔理论、ABCD定律、自洽条件以及连续被动锁模条件,利用激光晶体Nd:YVO4对波长888nm半导体抽运源的吸收特性和元件的相关参量、合适的腔模参量、实现稳定锁模的参量进行了理论分析和计算,并通过以上研究和模拟计算得到了皮秒振荡器模型的相关数据。结果表明,在120W的抽运功率下,激光器可以输出约61.5W的皮秒激光,光光转换效率51.3%。这一理论模型的建立对高平均功率和高效率皮秒激光振荡器的实验研究起着指导作用。     

色散会聚透镜系统中的微米焦开关

为了研究宽带TEM22模厄米-高斯光束通过受光阑限制色散会聚透镜系统的微米焦开关现象,采用数值计算方法对TEM22模厄米-高斯光束的光强分布进行了分析,取得了传输轴上光强分布的数据.结果表明,带宽变化引起轴上TEM22模厄米-高斯光束两个光强极大的相对大小改变,结果导致光强主极大位置跃变;当相对带宽γ=0.231且菲涅...     

溴邻苯三酚红修饰碳糊电极吸附伏安法测定痕量锑

研制了溴邻苯三酚红(BPR)作修饰剂的碳糊修饰电极,并采用所制备的电极做工作电极建立了测定锑的方法。测定了电活性络合物的组成,并探讨了电极反应机理。该方法已用于锌电解液中痕量锑的测定,结果满意,检出限为2.0×10-8 mol/L。     

面向RISC-V嵌入式处理器的浮点单元设计与移植

针对软件实现浮点运算的速度无法满足RISC-V嵌入式处理器浮点运算的需求,设计了一种由浮点加法器和浮点乘法器构成的浮点单元（FPU）,其中浮点乘法器提出了新型的Wallace树压缩结构,提高了压缩速率。在“蜂鸟E203”处理器中,完成浮点指令的译码模块与派遣模块的设计,实现FPU模块的移植。基于Simc180 nm工艺,使用Sysnopsys公司的Design Compile、VCS工具对FPU进行功能验证和综合,仿真结果表明,浮点加法器的关键路径延时为10.17 ns,相比于串行浮点加法器延时缩短23%,浮点乘法器的压缩结构关键路径延时为0.27 ns,相比传统Wallace树压缩延时缩短10%,移植前后的FPU运算结果一致。     

语音端点检测中能零比方法的改进

传统的基于语音信号短时能量与短时过零率之比的单参数双门限端点检测方法对高信噪比的语音信号能实现较好的检测,而在低信噪比的情况下检测正确率却很低。本文在研究了语音信号的非线性分析方法后,提出了一种改进的端点检测方法。首先,对分帧加窗后的每一帧带噪语音信号进行经验模态分解求其短时Teager能量;然后,求每一帧的短时过零率,平滑处理之后进行归一化;最后,求出短时Teager能量与归一化短时过零率之比用于端点检测。经过仿真实验证明,本文提出的改进方法能够在低信噪比的带噪环境下实现比传统能零比方法更好的端点检测效果。     

一种低温漂低电源电压调整率的基准电流源

利用NMOS管在亚阈值区、线性区和饱和区不同的导电特性,产生正温度系数电流;多晶硅高阻与N阱电阻组成串联电阻,代替线性区的NMOS管,产生与正温度系数电流互补的负温度系数电流。采用自偏置共源共栅电流镜结构,提出一种无运算放大器和三极管的求和型CMOS基准电流源。基于Nuvoton 0.35 μm CMOS工艺,完成设计与仿真。结果表明,在-40 ℃~100 ℃的温度范围内,电流变化为2.4 nA,温度系数为7.49×10-6/℃;在3.0~5.5 V的电压范围内,电源电压线性调整率为3.096 nA/V;在5 V工作电压下,输出基准电流为2.301 μA,电路功耗为0.08 mW,低频时电源电压抑制比为-57.47 dB。     

一种高电源抑制比的全MOS电压基准源设计

基于MOS管在亚阈值区、线性区和饱和区的不同导电特性,采用TSMC 0.18 μm CMOS工艺,设计了一种全MOS结构的电压基准源。为了改进核心电路,通过设计并优化预抑制电路,使整个电路实现了高电源电压抑制比的输出电压。对电路进行仿真,当电源电压大于1.5 V时,电路进入正常工作状态;在1.8 V电源电压下,-20 ℃~120 ℃范围内,温度系数为1.04×10-5/℃,该电压基准源的输出电压为0.688 V;低频时,电源电压抑制比达到-159.3 dB,在1 MHz时电源电压抑制比为-66.8 dB,功耗小于9.83 μW。该电压基准源能应用于高电源电压抑制比、低功耗的LDO电路中。     

数字全息图像处理技术研究

本文从理论和实验研究了数字全息图像处理技术。记录采用离轴数字全息光路,预处理算法采用数字相减法,再现利用菲涅尔变换算法做衍射数值计算。实验结果表明,本文的研究方法能成功获取数字全息图像并进行数字全息图像再现。     

32位RISC-V处理器中乘法器的优化设计

针对32位RISC-V"蜂鸟E203"处理器的乘法器部分积压缩延时较大的问题,该文改进5-2压缩器,提出一种由新型5-2压缩器和4-2压缩器相结合的Wallace树形压缩结构,压缩基4 Booth编码产生的部分积,提高部分积压缩的压缩效率,优化设计出一种改进的32位有/无符号乘法器,减少乘法指令执行周期和乘法器关键路径...