基于H.264/AVC的抗误码方法的研究

介绍了H.264/AVC标准中主要使用的三种新型抗误码技术,即参数集、灵活的宏块排列次序（FMO）和冗佘片技术,并分析了这三种技术的特点并对其应用方法进行了研究.     

一种2~19 GHz分布式功率放大器

对T型匹配网络构成的人工传输线的阻抗匹配特性进行了讨论,在此基础上,采用0.18 μm CMOS工艺,设计了一种宽带分布式功率放大器。设计中,通过减小栅极人工传输线的吸收负载,在放大器输入端获得了良好的阻抗匹配;通过在放大器输出端增加1个L型阻抗匹配网络,实现了输出端阻抗匹配,同时有效提升了分布式放大器的增益和输出功率。仿真结果显示,该放大器3 dB带宽达到17 GHz,2～18 GHz频率范围内,增益为10.5 dB,带内增益平坦度为±0.5 dB,输出功率为4.9~9.85 dBm,PAE效率为5%~15.6%,表现出良好的综合性能。     

基于物联网技术的定向运动教学与训练研究

本文以定向运动教学和训练组织、竞赛管理为研究对象,搭建基于物联网技术的竞训平台,本系统通过RFID技术,借助定位器、标识卡及读写器等终端设备,能够动态定位运动场上人员和器材的分布状况和运动轨迹,实现多种定向运动竞训元素的合理匹配,节约竞训时间和成本,对校园定向运动教学和训练的科学化、比赛的管理具有积极的促进作用。     

0.6V CMOS低噪声放大器的设计与优化*

采用SMIC 0.18 μm CMOS工艺设计了一个低电压低功耗的低噪声放大器(Locked Nucleic Acid,LNA).分析了在低电压条件下LNA的线性度提高及噪声优化技术.使用Cadence SpectreRF仿真表明,在2.4 GHz的工作频率下,功率增益为19.65 dB,输入回波损耗S11为-12.18 dB,噪声系数NF为1.2 dB,1 dB压缩点为-17.99 dBm,在0.6V的供电电压下,电路的静态功耗为2.7 mW,表明所设计的LNA在低电压低功耗的条件下具有良好的综合性能.     

基于FPGA的高速RS编解码器设计与实现

本文详细介绍了RS(255,191)编解码器的设计,按照自上而下的设计流程给出了算法的FPGA实现。根据编解码器的不同特点,采用不同方法实现GF(28)乘法器。编码器采用并行结构、解码器采用并行无逆的BM算法实现关键模块,求逆器采用查表方法。在资源占用允许的同时最大限度提高编解码速度。     

大型复杂GSM网络优化方法探讨

随着经济发展的急速向前,移动通信的业务量也呈急剧增长的态势。当3G的发展遭遇瓶颈的时候,为承担更多的用户业务,很多复杂大型的GSM移动通信工程扩容以及新建工程都遇到了网络发展的瓶颈。对几种针对大型复杂的GSM网络优化方法进行探讨,并逐一给出了具体的实践方法。     

视频压缩编码的新发展-H.264

H．264是国际电联最新通过的新一代甚低码率视频编码标准。新标准覆盖电视广播、会议电视、可视电话、网络视频、移动视频等较宽的业务范围，得到广电、电信、计算机等领域的广泛关注。介绍和分析了H．264采用的新技术，诸如帧内预测、帧间预测、整数变换、熵编码、SP Slice、灵活的宏块排序等。这些新技术使H．264比之前的视频编码标准在性能上有了很大的提高。     

基于FPGA的高速RS编解码器设计与实现

详细介绍了RS( 255,191)编解码器的设计,按照自上而下的设计流程给出了算法的FPGA实现.根据编解码器的不同特点, 采用不同方法实现GF(28)乘法器.编码器采用并行结构、解码器采用并行无逆的BM算法实现关键模块,求逆器采用查表方法.采用以上方法的组合,使得在资源占用允许的同时最大限度地提高了编解码速度.     

视频压缩编码的新发展--H.264

H.264是国际电联最新通过的新一代甚低码率视频编码标准.本文阐述比之前的视频编码标准在性能上有很大提高的H.264.     

场板SOI RESURF LDMOS表面势场分布解析模型

以往对SOI器件的建模基本上基于漂移区全耗尽的假设,且大多未考虑场板对表面势场分布的影响。通过分区求解二维泊松方程,建立了场板SOI RESURF LDMOS表面电势和表面电场分布解析模型。该模型同时考虑了栅场板和漏场板的作用,既适用于漂移区全耗尽的情况,也适用于漂移区不全耗尽的情况。利用此模型和半导体器件仿真工具Silvaco,详细探讨了器件在不同偏压下栅场板和漏场板对漂移区表面电势和电场分布的影响。解析模型结果与数值仿真结果吻合良好,验证了模型的准确性。