传输线端接复杂电路的电磁耦合时域分析方法

该文基于时域有限差分(FDTD)方法和传输线方程,结合Ngspice软件,提出一种高效的时域混合算法,能够快速模拟空间电磁场作用传输线端接复杂电路的电磁耦合问题.该算法的优势在于实现了空间电磁场辐射与端接复杂电路瞬态响应的协同计算,且避免了对传输线和复杂电路结构的直接建模.首先,将复杂电路通过传输线的特性阻抗进行等效,采用FDTD方法结合传输线方程,求解得到特性阻抗上的入射电流响应.然后,在每个时间步上,将该电流引入复杂电路作为激励源,联合电路模型建立网表文件.最后,使用Ngspice软件读取网表文件,并仿真得到电路各元件上的瞬态响应.通过相应计算实例的数值模拟,与电磁场仿真软件CST的计算结果以及耗用内存和时间进行对比,验证了算法的正确性和高效性.     

PCB上微带线的电磁耦合时域建模分析方法

基于时域有限差分方法和传输线方程,结合高效网格建模技术,文中提出了一种高效的时域建模算 法,它能有效解决微带线的电磁耦合建模问题,实现空间电磁场与微带线瞬态响应的同步计算。首先,结合经验公 式,计算得到微带线的单位长度分布参数,构建适用于微带线电磁耦合分析的传输线方程。然后,采用时域有限差 分(Finite-Difference Time-Domain, FDTD)方法,结合非均匀网格技术和自动网格生成技术,仿真得到微带线激励场, 并在每个时间步进上引入传输线方程获得等效分布源项。最后,对传输线方程使用FDTD 的中心差分格式进行离 散,实现微带线及其端接电路上瞬态响应的迭代求解。为了验证时域建模算法的正确性和高效性,通过自由空间和 屏蔽腔内PCB 上微带线电磁耦合的数值模拟,从计算精度和耗时两方面与传统FDTD 方法的计算结果进行了对比。     

离子色谱-脉冲安培检测法测定饮品中单糖及蔗糖

离子色谱(IC)是一种新型的高效液相色谱(HPLC)技术,它具有灵敏度高、选择性好、样品用量少和易实现自动化等优点.糖类又称碳水化合物,在植物中分布很广,有关饮料中糖含量测定的文献较多,但用离子色谱法测定的文献相对较少,且多是限于对饮料中某一种糖的测定.本文采用离子色谱法同时对牛奶、果饮、咖啡等几种饮品中的几种单糖及蔗糖进行分析,可以为对糖类含量有不同需求的消费人群提供参考.     

微流控芯片测定滴鼻液中的盐酸萘甲唑啉

建立了微流控芯片非接触电导检测法测定盐酸萘甲唑啉的分析方法。探讨了缓冲液种类、浓度,添加剂种类、浓度以及分离电压等因素对分离检测的影响。优化选择20 mmol/L H3BO3 10 mmol/L Tris(pH 7.5)缓冲溶液,2mmol/L-βCD添加剂,分离电压2.70 kV时,3 min内可实现盐酸萘甲唑啉的快速分离检测。在优化条件下,盐酸萘甲唑啉的线性范围为20~1.0×103μg/mL(r=0.995),检出限为5.0μg/mL(S/N=3),RSD为2.5%,加标回收率为98.3%~101%。     

毛细管电泳高频电导法测定几种中药中的丁香酚

在三乙胺的弱碱性体系中, 对几种不同产地中药中的丁香酚含量进行了测定, 结果显示这几种中药中的丁香酚含量存在明显的地区差异.     

2,2-二乙氧基乙醇的合成

以40％乙二醛水溶液为原料,经缩醛化、氯代、碱性水解,再经硼氢化钠还原生成2,2-二乙氧基乙醇,总收率36％。其结构经IR,^1H NMR和MS确证。     

一种基于Arduino的简易脉象信息采集系统

当前,利用人工智能相关技术以实现中医诊脉的无人化和自动化是医疗健康器械市场的一个热点需求。作为其先决条件,需要构建一套用于仿照中医手法对病人脉象信息进行采集、存储的软硬件系统。文章基于Arduino Uno开发板,结合一种特定的薄膜压力传感器,给出一种脉象信息采集系统的快速、简易实现方案。     

微流控芯片对丹参滴注液中丹参素和原儿茶醛的测定

建立了微流控芯片非接触电导检测法测定丹参滴注液中丹参素与原儿茶醛含量的分析方法.探讨了缓冲液种类与浓度,添加剂、分离电压等因素对分离检测的影响.优化选择20 mmol/L H3BO3-20 mmol/L Tris缓冲溶液,加入1.5 mmol/L SDS添加剂,2.5 kV分离电压,3 min内可实现丹参素和原儿茶醛的快速分离检测.在优化条件下,丹参素的线性范围为10 ～500 mg/L,r为0.986,检出限为5.0 mg/L (S/N=3),RSD为2.1%;原儿茶醛的线性范围为50 ～500 mg/L,r为0.993,检出限为10 mg/L (S/N=3),RSD为2.8%.     

锁相环小数N分频频率综合器中的Sigma-delta调制器设计

介绍了一种应用于小数N分频频率综合器的工作于20 MHz的Sigma-delta调制器的设计,采用3个一阶电路级联的MASH1-1-1结构的噪声整形电路。电路设计利用Verilog硬件描述语言进行描述,在modelSim SE 6.2b中通过了功能仿真,并在XUP Virtex-II Pro FPGA开发板上进行了验证,最终采用TSMC 0.13μm CMOS工艺,完成了电路版图并通过了DRC和LVS验证。芯片面积为180μm×160μm,平均功耗为1.059 6~1.070 4 mW。