深亚微米CMOS的功耗分析

一、历史回顾 在集成电路家族中,目前CMOS是绝对的望族,占到90%以上,数字集成电路几乎百分之百由CMOS工艺实现.CMOS以互补为特征,包括两方面含义:一是器件极性的互补,所用MOSFET包含N、P两种极性;另一是电路结构的互补,NMOS与相对应PMOS的串、并联接方式互补,这就产生了CMOS集成电路最佳的输出特性和极低的功率消耗.CMOS的输出电平可以达到电源电压VDD和地电平GND,这是TTL、甚至NMOS(即E/D MOS)不可比拟的;CMOS的输出驱动能力虽比不上TTL,但优于NMOS是不成问题的.     

打造IDM 注重设计属性——建言我国IC产业发展

在最近关于IC产业发展趋势的讨论中,有些文章把IDM和Foundry看作是芯片制造业的两种不同运作模式.这种看法有一定道理,但不够全面,实际上IDM和Foundry在芯片设计方面的差别可能更大.单就IDM的设计水平而言,特别是结合工艺的设计优化水平,已是Foundry Fabless难以达到.因此有必要注重IDM的设计属性,以利于对IDM做更深入的理解,为在我国打造IDM做些准备.……     

退火温度对氧化铬薄膜结构和高温摩擦学性能的影响

采用电弧离子镀技术在GH-4169高温合金基体上沉积氧化铬薄膜,并对薄膜进行了不同温度的退火处理,系统研究了不同退火温度(500、600、700和800 ℃)对薄膜形貌、薄膜结构、薄膜力学性能及薄膜摩擦学性能的影响. 结果表明:随退火温度升高,薄膜表面缺陷减少,氧化铬晶化趋于完善,薄膜硬度下降. 高温摩擦学性能方面薄膜经500和600 ℃退火后,在环境温度从室温到800 ℃宽温域范围内摩擦系数较退火前均有所增加;经800 ℃退火后的薄膜在环境温度为400~600 ℃时的摩擦系数均明显下降,但室温摩擦系数明显升高,宽温域内摩擦系数波动较大;700 ℃退火后薄膜宽温域内摩擦系数在0.21~0.33之间,波动较小.      

新型低功耗128×128红外读出电路设计

文中介绍了一种新型的128×128红外读出电路中的低功耗设计,包括像素级和列读出级两部分.在像素级设计中,提出了一种新型四像素共用反馈放大器(Quad-Share Buffered Injection,QSBDI)的结构:每个像素的平均功耗为500nW,放大器引入的功耗降低了30%,同时使像素FPN只来源于局部失配.列读出级采用新型主从两级放大列读出结构,其中主放大器完成电荷到电压的转换,从放大器驱动输出总线来满足一定的读出速度.通过SPICE仿真发现,与传统列电荷放大器结构相比,新型结构可节省60%的功耗.     

一种低抖动、宽调节范围的带宽自适应CMOS锁相环

提出了一种低抖动、宽调节范围的带宽自适应CMOS锁相环.由于环路带宽可根据输入频率进行自动调节,电路性能可在整个工作频率范围内得到优化.为了进一步提高电路的抖动特性,在电荷泵电路中采用匹配技术,并在压控振荡器中应用电压-电压转换电路以减小压控振荡器的增益.芯片采用SMIC 0.35μm CMOS工艺加工.测试结果表明该锁相环电路可在200MHz～1.1GHz的输出频率范围内保持良好的抖动性能.     

SOC设计过程的质量保证

SOC的出现,导致IC业的进一步分工,出现了系统设计、IC设计、第三方IP、电子设计自动化(EDA)和加工等各种专业.同时,它们又紧密结合,为用户提供完整统一的解决方案,这就促使各专业慢慢形成虚拟的再集成,构成一种"虚拟"的整体.在这种包含复杂而密切联系的分工的"虚拟"实体中,如何保证最后SOC产品的质量,是一个非常困难的问题.本文讨论了分别基于模块和平台的SOC不同功能的验证方法,提供解决SOC产品的质量.     

栅耦合型静电泄放保护结构设计

提出了一种新型栅耦合型静电泄放(ESD)保护器件——压焊块电容栅耦合型保护管.该结构不仅解决了原有栅耦合型结构对特定ESD冲击不能及时响应的问题，而且节省了版图面积，提高了ESD失效电压.0.5 μm标准互补型金属氧化物半导体工艺流片测试结果表明，该结构人体模型ESD失效电压超过8 kV.给出了栅耦合型ESD保护结构中ESD检测结构的设计方法，能够精确计算检测结构中电容和电阻的取值. 关键词： 静电泄放 栅耦合 金属氧化物半导体场效应管 压焊块电容     

SOC测试中BIST的若干思考

文章简述SOC测试中BIST的优势，结合SOC设计与测试的相关标准，探讨BIST的发展。     

面向384×288面阵型红外读出电路的低功耗设计

介绍了一种面向384×288 CMOS面阵性红外读出电路的低功耗设计.针对探测器的特点(输出阻抗约100kΩ,积分电流约100nA),新提出并实现了一种四像素共用BDI的QSBDI(Quad-share BDI)像素结构.在QSBDI结构中,4个相邻的像素共用一个反馈放大器,从而实现了高注入效率、稳定的偏置、较好的FPN特性和低功耗.另外该384×288读出电路还支持积分然后读出、积分同时读出功能,还有两个可选择的增益以及4种窗口读出模式.128×128的测试读出电路已完成设计、加工和测试.电路使用CSMC0.5μm DPTM工艺流片,测试结果表明在每个子阵列输出的峰峰差异仅为10mV.在4MHz的工作频率下,像素级引入的功耗仅为1mW,芯片的整体功耗也只有37mW,实现了低功耗设计.