排序方式: 共有16条查询结果,搜索用时 328 毫秒
1.
基于可编程器件的模糊控制器 总被引:2,自引:0,他引:2
介绍了用硬件描述语言(VHDL)设计的一种新型的模糊控制系统,这种模糊控制器具有快速、修改方便的特点,给出了设计的框图和有关程序,并用FPGA来实现。 相似文献
2.
针对传统锁相环研究中电路结构复杂、鉴相精度不高、锁相范围窄等问题,提出一种新型全数字锁相环。与传统锁相环相比,鉴相模块中的时间数字转换电路能将鉴相误差转换为高精度数字信号,一种双边沿触发的数字环路滤波器取代了传统的数字环路滤波器的电路结构,采用可变模分频器来替换传统的固定模分频器。应用EDA技术完成了系统设计,并采用QuartusⅡ软件进行了系统仿真验证。仿真结果表明:该锁相环锁相范围约为800 Hz~1 MHz,系统锁定时间最快为10个左右输入信号周期,且具有锁相范围大、精度高、电路结构简单和易于集成等特点。 相似文献
3.
4.
5.
6.
7.
8.
9.
本文介绍的双向DC-DC变换电路采用非隔离Buck-Boost电路作为主电路,运用同步整流技术,以STM32F103ZET6单片机为控制核心,利用软件补偿网络、数字校准技术以及PID控制算法使得系统控制精度高.电池充放电模式效率高且可自动切换.整个系统结构简明,人机界面友好,运行稳定可靠. 相似文献
10.
提出了一种低功耗、快速锁定全数字锁相环的设计方法。该文从消除因时钟信号冗余跳变而产生的无效功耗的要求出发,阐述了双边沿触发计数器的设计思想,提出了用双边沿触发计数器替代传统数字序列滤波器中的单边沿触发计数器的锁相环设计方案,以从降低时钟工作频率、减小工作电压和抑制冗余电路的开关活动性等方面降低系统的功耗;同时在环路中采用自动变模控制技术,以加快环路的锁定速度,减少相位抖动。最后采用EDA技术进行了该全数字锁相环的设计与实现,理论分析和实验结果表明其低功耗性、快速锁定性均有明显改善。 相似文献