微型近红外物联网节点的传感器输出数字化应用研究

物联网光谱分析技术的兴起,推动近红外光谱传感器向着微型化、数字化和智能化方向发展。针对InGaAs焦平面数字化、智能化的发展需求,研究InGaAs光谱组件输出数字化方案。设计一种集成自研ADC的数字化光谱传感电路,并研制了新型微型近红外光谱节点。该节点内部集成202个有效光谱通道,波长范围为900~1 700 nm,光谱分辨率优于16 nm,波长准确性小于1 nm,波长重复性优于0.3 nm,节点系统信噪比约为500:1,帧扫描时间约3 ms。研究结果表明:该微型物联网光谱节点满足近红外光谱分析实际应用需求,为传感器片上数字化输出发展和近红外光谱分析物联网应用提供技术支持。     

冲击载荷下土的动态力学性能研究

 利用分离式霍普金森压杆（Split Hopkinson Pressure Bar,SHPB）技术,研究了土体在不同应变率条件下的冲击动态力学性能,发现土体有明显的应变率效应,与静载相比,冲击载荷下土的动强度和动模量均有很大的提高。根据实验曲线的特征,以一根线性弹簧和两个不同松弛时间的Maxwell体并联的粘弹性模型来表达土体的损伤型粘弹性本构模型,两个Maxwell体分别表示土体的低应变率响应和高应变率响应,模型的数值拟合曲线与实测动态本构曲线具有较好的一致性。拟合参数表明,土体对低应变率的响应与混凝土相同,对高应变率的敏感性远远高于混凝土。     

单光子探测InGaAs雪崩焦平面像素级高分辨率低误码时间数字转换电路

单光子探测在量子信息、生物医学、激光雷达成像等领域具有重要应用前景,InGaAs盖革雪崩焦平面具有单光子探测灵敏度,通过计量光子飞行时间实现距离探测,时间数字转换精度决定整个探测系统的测距精度,是近年来单光子探测领域的研究热点。设计了一款64×64面阵型像素级高分辨低误码时间数字转换阵列电路（Time to Digital Converter, TDC）,采用局部共享型高中低三段式异步周期TDC结构。低段位TDC全阵列共享,基于压控延迟链（Voltage Control Delay Line, VCDL）分相时钟实现亚纳秒计时;中高段位每个像素独享,中段位采用分频计数器降低时钟频率,降低阵列整体功耗,高段位采用线性反馈移位寄存器实扩展计时量程并实现计时、数据存储、输出一体化。采用延迟采样方案显著降低了因段间计数时钟不匹配导致的数据锁存误码问题。采用0.18 μm CMOS工艺流片,实测250 MHz参考时钟频率下分辨率0.5 ns,积分非线性?0.4~0.6 LSB,微分非线性?0.4~0.4 LSB,TDC转换单调,有效量程位数13位,20 kHz帧频功耗380.5 mW。     

大规模高帧频读出电路高速数据传输模型研究

本文针对大规模高帧频读出电路的数字信号输出建立了高速数据传输模型.首先由集总参数模型得到传输电路3 dB带宽及响应时间常数与各器件参数之间的关系,指明了输出级MOS管的尺寸及传输线负载是决定高速时域响应特性的关键参数.进一步采用分布参数模型,利用Elmore延时模型更精确地确定了响应时间常数的数学解析式,获得了可使带宽...     

单光子探测盖革雪崩焦平面用低抖动多相位时钟电路设计

针对单光子探测盖革雪崩焦平面读出电路应用,基于全局共享延迟锁相环和2维H型时钟树网络,该文设计一款低抖动多相位时钟电路。延迟锁相环采用8相位压控延迟链、双边沿触发型鉴相器和启动-复位模块,引入差分电荷泵结构,减小充放电流失配,降低时钟抖动。采用H时钟树结构,减小大规模电路芯片传输路径不对称引起的相位差异,确保多路分相时钟等延迟到达像素单元。采用0.18 µm CMOS工艺流片,测试结果表明,延迟锁相环锁定频率范围150～400 MHz。锁定范围内,相位噪声低于–127 dBc/Hz@1 MHz,时钟RMS抖动低于2.5 ps,静态相位误差低于65 ps。     

单光子探测盖革雪崩焦平面用低抖动多相位时钟电路设计

针对单光子探测盖革雪崩焦平面读出电路应用,基于全局共享延迟锁相环和2维H型时钟树网络,该文设计一款低抖动多相位时钟电路.延迟锁相环采用8相位压控延迟链、双边沿触发型鉴相器和启动-复位模块,引入差分电荷泵结构,减小充放电流失配,降低时钟抖动.采用H时钟树结构,减小大规模电路芯片传输路径不对称引起的相位差异,确保多路分相时钟等延迟到达像素单元.采用0.18 mm CMOS工艺流片,测试结果表明,延迟锁相环锁定频率范围150～400 MHz.锁定范围内,相位噪声低于–127 dBc/Hz@1 MHz,时钟RMS抖动低于2.5 ps,静态相位误差低于65 ps.     

一种用于自由运转SPAD的高速淬灭电路设计

针对标准CMOS工艺的单光子雪崩探测器(Single Photon Avalanche Detector,SPAD),设计了 一种可用于自由运转模式的高速淬灭电路.为了实现淬灭电路的功能设计与精准仿真,根据实测的SPAD电流-电压曲线拟合得到了电流与电压间的多段式函数解析式,进一步建立了 SPAD器件的Verilog-A行为级模型并与淬灭电路进行集成仿真与验证.淬灭电路采用基于电容感应的主被动淬灭结构,利用可变MOS电容的延迟电路实现了关断时间(Hold-off Time)的灵活调节.仿真结果表明,所设计淬灭电路的淬灭时间和恢复时间分别为1.0和1.2 ns,关断时间调节范围为1.02～3.55 μs,可以满足自由运转CMOS SPAD的应用需求.