用于高精度∑-△数模转换的多级插值滤波器的设计技术

提出了一种用于20bit ∑-△数模转换器中的内插滤波器的有效实现方法,内插滤波器的过采样率为128.该方法使用多级结构以降低滤波器系数的复杂度和有限字长效应.同时提出了基于系数混合基分解的多相半带滤波器的无乘法器实现方法,它降低了控制逻辑的复杂程度,并大大节省了芯片面积.芯片采用0.13μm CMOS工艺实现,整个插值滤波器面积小于0.63mm2.整个电路系统仅用简单的硬件单元实现,且结构规整,这有利于大规模集成电路制造,并可应用于高精度数据转换电路中.     

一种高增益宽频带的增益自举运算放大器

设计了一个应用于高精度流水线结构ADC中的高增益、宽频带全差分运算跨导放大器(OTA).整体运放采用了2级结构,第一级采用套筒共源共栅结构,并结合增益自举技术来提高增益;第二级采用共源放大器结构作为输出级,以增大运放的输出信号摆幅.该设计采用UMC 0.18μm CMOS工艺,版图面积为320μm×260μm.仿真结果显示:在1.8 V电源供电5 pF负载下,在各个工艺角及温度变化下增益高于120 dB,增益带宽积(GBW)大于800 MHz,而整个运放消耗16.36 mA的电流,FOM值为306 MHz·pF/mA.     

一种应用二维梯度容差开关方法的12比特电流型数模转换器

本文提出了一款集成于标准数字CMOS工艺的12比特精度电流型数模转换器。它是基于无校准6+6分段译码型结构设计的。本设计通过将高权重的单位电流管分成16个分布于阵列分离区域的小管,平均化线性梯度误差和平方误差,实现对其有效的抑制。本文还提出了一种新型的静态特性测试方法,芯片的测试结果显示：本转换器的DNL和INL分别为0.42LSB和0.39LSB,在100MHz时钟下达到了12比特分辨率。芯片工作电压为1.8V,其核心面积为0.28平方毫米。     

YBCO高温超导螺管磁体的优化设计

螺管线圈具有结构简单,材料利用率高等优点,是一种应用较为广泛的磁体结构.但单螺管线圈也具有漏磁较大,均匀度不高的缺点.针对螺管线圈的基本特征,包括磁场强度、磁场分布、磁体的内半径、磁体的漏磁等,本文利用数值计算的方法对高温超导螺管磁体结构进行了优化.在结构优化过程中,文中采用全局搜索能力较强的遗传算法和局部搜索能力较强的非线性规划算法相结合的非线性遗传算法进行优化,使超导磁体在满足一定约束条件的情况下达到最少的超导带材用量,以节约磁体的制造成本.同时比较分析了结构优化前后超导磁体的DSV(diameter spherical volume)区域的均匀度和杂散场分布.     

一种高线性度100 kHz带宽∑△调制器

设计了一个100 kHz信号带宽、80 dB SNDR、3.3 V电源电压的单环三阶∑△调制器.电路采用AB类运放,可在较低静态功耗下实现较高的压摆率.电路采用UMC 0.18μm CMOS工艺制作,版图面积为1.7 mm×1.3 mm.芯片测试结果显示:在12 MHz时钟频率、60倍过采样下,调制器可达到100 kHz信号带宽,75.7 dB SNDR和98 dB SFDR.     

14位20 MS/s CMOS流水线A/D转换器

介绍了一种14位20 MS/s CMOS流水线结构A/D转换器的设计.采用以内建晶体管失配设置阈值电压的差分动态比较器,省去了1.5位流水线结构所需的±0.25 VR两个参考电平;采用折叠增益自举运算放大器,获得了98 dB的增益和900 MHz的单位增益带宽,基本消除了运放有限增益误差的影响;采用冗余编码和数字校正技术,降低了对比较器失调的敏感性,避免了余差电压超限引起的误差.电路采用0.18 μm CMOS工艺,3.3 V电源电压.仿真中,对频率1 MHz、峰值1 V的正弦输入信号的转换结果为:SNDR 85.6 dB,ENOB 13.92位,SFDR 96.3 dB.     

用于高速CIS的12-bit紧凑型多列共享并行pipeline-SAR ADC

设计了一款用于高速CMOS图像传感器的多列共享列并行流水线逐次逼近模数转换器。八列像素共享一路pipeline-SAR ADC,从而使得ADC的版图不再局限于二列像素的宽度,可以在16列像素宽度内实现。该模数转换器采用了异步控制逻辑电路来提高转换速度。半增益数模混合单元电路被用于对第一级子ADC的余差信号放大,同时被用于降低对增益数模混合单元电路中运放性能的要求。相关电平位移技术也被用于对余差信号进行更精确的放大。整个pipeline-SAR ADC第一级子ADC精度为6-bit,第二级子ADC为7-bit,两级之间存在1-bit冗余校准,最终实现12-bit精度。输入信号满幅电压为1 V。该8列共享并行处理的pipeline-SAR ADC在0.18 m 1P4M工艺下制造实现,芯片面积为0.204 mm2。仿真结果显示,在采样频率为8.33 Msps,输入信号频率为229.7 kHz时,该ADC的信噪失真比为72.6 dB;在采样频率为8.33 Msps,输入信号频率为4.16 MHz时,该ADC的信噪失真比为71.7 dB。该pipeline-SAR ADC的电源电压为1.8 V,功耗为4.95 mW,功耗品质因子（FoM）为172.5 fJ/conversion-step。由于像素尺寸只有7.5 m,工艺只有四层金属,因此这款12-bit多列共享列并行流水线逐次逼近模数转换器非常适用于高速CMOS图像传感器系统。     

Silicon-based optoelectronic heterogeneous integration for optical interconnection

The performance of optical interconnection has improved dramatically in recent years. Silicon-based optoelectronic heterogeneous integration is the key enabler to achieve high performance optical interconnection, which not only provides the optical gain which is absent from native Si substrates and enables complete photonic functionalities on chip, but also improves the system performance through advanced heterogeneous integrated packaging. This paper reviews recent progress of silicon-based opt...     

高温超导带材不同焊接接头长度对失超传播特性影响实验研究北大核心CSCD

本文针对目前典型的Bi2223和YBCO高温超导带材,在液氮温区下,测量了不同焊接接头长度对接头处的最小失超能(MQE)和失超传播速度(NZPV);分析了同种带材不同接头长度失超传播速度和最小失超能随归一化传输电流的变化关系以及不同带材相同接头下的变化关系.结果表明,不同接头长度对最小失超能的影响并不大,而随着焊接接头长度的增加,失超传播速度会逐渐减小.     

用于实时目标检测的高速可编程视觉芯片

视觉芯片是一种高速、低功耗的智能视觉处理系统芯片,在生产生活中有广阔的应用前景。文中提出了一种新型的可编程视觉芯片架构,该架构的设计考虑了传统计算机视觉算法和卷积神经网络的运算特点,使其能够同时高效地支持这两类算法。该视觉芯片集成了可编程的多层次并行处理阵列、高速数据传输通路和系统控制模块,并采用65 nm标准CMOS工艺制程流片。测试结果表明:视觉芯片在200 MHz系统时钟下达到413GOPS的峰值运算性能,能够高效地完成包括完成人脸识别、目标检测等多种计算机视觉和人工智能算法。该视觉芯片在可编程度、运算性能以及能耗效率等方面都大大超越了其他视觉芯片。