部分并行的蒙哥马利模乘法器实现研究

通讯技术的高速发展需要更高性能的密码处理设备.本文系统的研究了利用部分并行的脉动阵列结构实现模乘法器的问题,在分析了各类结构的性能结果的基础上,找到性能最高的和性能-代价比最高的结构配置.结果表明,如果以关键路径延迟×单元面积作为时间-面积代价指标,那么每个运算单元处理一位数据的设计,在0.18 μ m工艺和0.25 μ m工艺条件下,具有最高的运算性能,同时也是性价比最高的设计之一.     

MCS-DMA：一种面向SoC内DMA传输的内存控制器优化设计

当前主流片上总线协议—AHB存在访存带宽利用率较低的问题.本文基于SoC内DMA传输较多的特点,提出一种新的优化设计：在内存控制器内部增加MCS-DMA模块,并通过驱动程序将MCS-DMA模块与目标DMA传输绑定. 一方面实现数据预取,提升单个DMA传输时的总线带宽利用率;另一方面使访存请求在内存控制器内部流水化完成,提升多个DMA并发时的总线带宽利用率.将该设计应用到北大众志SK SoC后,单个DMA传输时的总线带宽利用率提升至100%,多个DMA并发时的总线带宽利用率从33.3%提升至85.5%,而芯片设计面积仅增加2.9%．     

一种面向Microsoft Windows的AMBA设备PCI虚拟化机制

PKUnity-86是基于x86处理器和AMBA开放总线架构的系统芯片,既能快速集成各种标准IP核,又支持Microsoft Windows和x86应用程序.如何使AMBA设备支持工业标准的PCI设备枚举和访问,是支持Microsoft Windows 的首要问题.本文提出一种硬件VPCI机制,通过为AMBA设备实现虚...     

VSF:CMOS组合电路的静态功耗评估模型

为了解决利用晶体管级电路模拟分析CMOS电路静态功耗时模拟时间随电路规模增大迅速增加的问题,在分析晶体管堆叠效应对标准单元泄漏电流影响的基础上,定义了归一化堆叠系数和电路等效堆叠系数的概念,提出了基于电路有效堆叠系数的静态功耗评估模型.该模型可用于CMOS组合电路静态功耗估算和优化.实验结果表明使用该模型进行静态功耗估算时,不需要进行Hspice模拟.针对ISCAS85基准电路的静态功耗优化结果表明,利用该模型能够取得令人满意的静态功耗优化效果,优化速度大大提高.     

基于簇的寄存器堆功耗管理方法

本文采用软硬件协同设计技术,提出以寄存器簇为粒度对嵌入式处理器寄存器堆进行功耗管理的方法.在软件方面,面向寄存器簇的编译优化使循环程序段中寄存器的编号尽可能相邻;在硬件方面,采用寄存器簇缓冲器过滤对寄存器堆的访问并降低其动态功耗,采用基于寄存器簇的动态电压调节电路和门控预充电路降低存储单元和位线的泄漏功耗.实验结果表明,本文方法将寄存器堆的总功耗降低约44.7%,比传统方法达到了功耗、面积和延迟的更优折衷.     

面向模型检验的跨时钟域设计电路 特性生成方法

对跨时钟域设计进行功能验证是SoC验证中的难点问题.传统的面向跨时钟域设计的模型检验方法并没有充分考虑电路特性描述的完整性问题,然而制订完整的电路特性是模型检验有效性的基础,不全面的电路特性描述将可能隐藏设计错误.为生成完整的描述跨时钟域设计的电路特性,本文首先提出基于有限状态自动机的电路特性生成方法;然后为缓解状态空间爆炸问题,提出基于亚稳态的数值化简策略.通过对两个典型的跨时钟域设计进行实验的结果表明,采用本文方法不仅能够达到100%的电路特性覆盖率,而且可以发现被传统方法隐藏的功能错误.同时模型检验的时间代价也能够得到大幅度降低.     

面向访问需求的数据缓存泄漏功耗管理方法

 本文提出面向访问需求的数据缓存泄漏功耗管理方法,根据访存指令对数据缓存的访问需求控制数据缓存的活动.当流水线中未发现访存指令时,将整个数据缓存保持在非活跃状态;而当发现访存指令进入流水线时,采用两种数据缓存访问控制策略以及对这两种策略的动态选择机制,在流水线早期捕获访存地址的访问需求,对数据缓存的活动作出精细控制.实验结果表明,在平均情况下,本文方法将数据缓存的泄漏功耗降低85.4%,而处理器性能提升4.41%,比传统方法在功耗与性能方面均达到更优结果.     

一种面向超标量处理器的高能效指令缓存路选择技术

路选择技术可以有效降低指令缓存能耗开销,但已有方法通常会由于预测错误或更新机制复杂而引入额外的取指延迟,导致整体能效性降低.本文面向典型超标量处理器的指令缓存结构,提出了一种高能效的路选择融合技术(Combining Way Selective Cache,CWS-Cache).基于对路预测和路历史技术适用条件的分析,...     

基于行冲突预测的内存控制器QoS管理机制

 传统内存控制器QoS管理机制对处理器访存延迟控制能力有限.针对该问题,本文提出PRCC机制.该机制基于对后续处理器访存的预测,分析发出设备访存对处理器访存延迟的影响,阻止发出会导致处理器访存从行命中变为行冲突的设备访存,从而减少设备访存对处理器访存延迟的影响.面向北大众志SK SoC的评测结果表明:相比于传统方法,应用PRCC机制使设备访存对程序执行时间的影响从24%减少到12%,并且通过参数调节,能够在处理器与设备间取得更优的性能折衷.     

面向基于x86处理器和AMBA的系统芯片的全系统模拟器PKUsim-86

 基于周期级全系统模拟器对微体系结构进行系统性能评估成为芯片设计必不可少的环节.虽然x86处理器是当前商业和科学计算领域最广泛采用的处理器,很少有开源的x86模拟器能够满足研究需要.本文面向基于Geode GX x86处理器和AMBA总线的PKUnity-86系统芯片,设计并实现了周期级全系统模拟器PKUsim-86.它可以启动Microsoft DOS、Windows 98、Windows XP等操作系统,运行典型的x86应用程序.PKUsim-86支持功能模拟和性能模拟的在线切换,其指令模拟速度为0.86MIPS,与真实硬件的对比表明,PKUsim-86具有较高的相对准确度.