排序方式: 共有12条查询结果,搜索用时 265 毫秒
1.
2.
3.
基于级间密勒补偿技术,产生一个低频主极点,并通过阻尼系数控制(DFC)单元调节两个次主极点略高于单位增益频率(UGF),使得无电容型LDO开环传递函数中在UGF内只有一个极点,从而保证环路稳定性,同时又优化了系统的动态响应.基于该结构,采用HHNEC 0.25μm CMOS工艺,设计了一个1.8V 100mA的适合SoC应用的无电容型LDO.其电压降为50mV,在50μA到100mA的负载电流范围内,开环传递函数相位裕度高于55度,瞬态电压过冲值低于140mV,负载电流在最大值与最小值之间阶跃变化时,最大恢复时间为3μs,系统静态电流为40μA. 相似文献
4.
在分析传统CMOS宽共模输入级结构基础上,设计了一种新型CMOS电路结构实现超宽共模输入范围(ICMR)的运算放大器。此设计通过提取输入共模电平与参考共模电平比较放大,反馈到输入信号端,使信号在放大前共模电平趋近参考共模电平,可扩大输入共模电平范围,并有利于OP core性能保持稳定。电路采用TSMC 0.13μm CMOS工艺进行设计,利用Cadence仿真,结果表明:在3.3 V电源电压下,输入共模范围为-1.5 V~4.8 V,开环增益为74 dB,单位增益带宽为11.4MHz,相位裕度为74°。 相似文献
5.
6.
7.
一种适用于DSP的安全模块的设计 总被引:1,自引:1,他引:0
为了提高DSP系统的安全性能,结合AES总线加密和数据完整性检测两种安全方式,设计了一种新的安全机制.然后采用流水线技术对这种安全机制进行了硬件实现.利用Xilinx公司Virtex5系列的xc5vlx30-3ff324FPGA硬件实现结果表明,安全模块的最高频率达到230.265MHz,数据吞吐量可达7.19Gb/s,满足DSP高实时性和大数据吞吐量的应用要求. 相似文献
8.
基于亚阈值MOSFET,提出了一种新颖的高电源抑制比(PSRR)电流基准源。基准电路充分利用工作在亚阈值区MOSFET的I-V跨导特性和改进的具有高负反馈环路增益预电压调制,为电流基准核电路提供电源。电路设计采用SMIC 0.18μm标准CMOS数字工艺技术。在1.5 V电源电压下,电路输出1.701μA的稳定电流,在-40℃到150℃温度范围内,具有非常低的温度系数(2.5×10-4μA/℃);并且,在宽泛的频率范围内,具有很好的电源噪声抑制能力。电源抑制比在dc频率为-126 dB,在高于1 MHz频率范围内,仍能保持-92 dB。基准电路在高于1.2V电源电压下可以稳定工作,并具有很好的CMOS工艺兼容性。 相似文献
9.
10.
本文综述了一种新的信号处理方法—压缩传感(Compressive Sensing ,CS),它是针对稀疏或者可压缩信号,在采样的同时即可对信号数据进行适当压缩的新理论。近年来,压缩传感理论成为信号采样及图像处理领域最新、最热点的问题之一。它主要包括三个方面:稀疏表示矩阵,非相干测量矩阵以及重建算法。本文介绍了压缩传感理论的模型,以及压缩传感的主要重建算法,并将实现方法进行了分析与比较。文章最后列举出了压缩传感的主要应用领域。 相似文献