高速VITERBI译码器的研究与设计

设计了一个高速(2,1,6)Viterbi译码器,通过采用并行基-4结构和比特级进位保存算法(Carry-Save Arith-metic),改进了Viterbi算法中加-比-选单元(Add-Gmapare-Sdect Unit)的结构,消除传统行波进位加法(Ripple-CarryAdder)结构中的进位链,缩减了Viterbi译码器的关键路径,从而提高译码速度,可用在中、高速数字通信的不同应用场合中.     

智能双路数字信号源

介绍一种采用单片机实现的双路数字信号源，阐述了系统硬件组成、工作原理、关键电路及软件流程。