基于FPGA的双路FC数据合并输出模块设计与实现

针对航空电子系统中多路数据传输的问题,提出了一种基于FPGA的双路FC数据合并输出模块的硬件设计方案。首先,利用高速串行收发器Aurora IP接收由上一级板卡传输而来的两路并行的FC数据;然后,使用乒乓调度来控制数据的平滑输出,并且按照要求调整帧格式;最后,通过Questasim对该模块进行上板调试和仿真验证。验证结果表明,所提设计方案最终实现两路并行输入的FC数据转为一路串行输出,该方案对于航空电子系统间多路数据的高速传输具有一定的借鉴意义。