基于IODELAY原语SAR载荷模拟器延迟单元设计

针对星载合成孔径雷达中数传分系统接收数据时序拉偏测试需求,本文提出一种基于FPGA原语的SAR载荷模拟器延时单元设计与实现。该延迟单元采用IODELAY原语,通过时序约束实现正反向时钟拉偏功能。仿真与试验结果表明,该延迟单元时序调整范围可达-6ns至6ns,步进1ns,系统运行稳定,满足设计要求。