硬件复用的内建自测试结构设计

现代数字电路因规模庞大、复杂性高而导致测试困难,系统维护成本较高。内建自测试(Built In Self Test, BIST)是针对该问题的一种有效的可测性设计技术。由于内建自测试是通过在电路内部设计测试生成与分析模块,因此需要消耗额外的硬件资源。通过对测试生成与特征分析模块的结构分析,提出基于硬件结构复用的可重构逻辑块观测器,并基于该模块设计了可重构的内建自测试结构。仿真结果表明,该测试结构通过结构的时分复用,能有效的降低硬件资源消耗,测试逻辑正确有效,测试时间较短。