排序方式: 共有5条查询结果,搜索用时 109 毫秒
1
1.
研究并设计了基于FPGA的亚像元图像融合系统,该系统能够在接收到亚像元相机输出的两路CCD图像信号后,实时地将其融合并显示.搭建了亚像元图像融合实验平台,介绍了系统的组成以及主要电路的实现方法,并进行了实验验证.结果表明,图像融合效果好,设计方案可行. 相似文献
2.
基于CPLD的空间面阵CCD相机驱动时序发生器的设计与硬件实现 总被引:13,自引:11,他引:2
在分析e2v公司的CCD47-20 Backthinned NIMO型CCD器件驱动时序关系的基础上, 设计了可调帧频和曝光时间的空间面阵CCD相机驱动时序发生器及其硬件电路.选用可编程逻辑器件作为硬件设计载体,使用VHDL语言对驱动时序发生器进行了硬件描述.针对ALTERA公司的EPM9400LC84-15对设计进行了RTL级仿真及配置,完成了时序发生器的硬件电路.硬件实验结果表明,所研制的驱动时序发生器不仅可以满足空间CCD相机的驱动要求,而且还可以调节帧频和曝光时间. 相似文献
3.
4.
空间目标天文定位方法及观测分析 总被引:1,自引:0,他引:1
研究并分析了一种加权最小二乘曲面法,将其用于空间目标天文观测,该方法不仅简单方便,而且还能够用于高准确度、大数据量的天文定位.通过实际星空观测,对连续拍摄的星图进行分析计算,结果表明,拟合均方误差在赤经和赤纬方向均优于4″.赤纬的定位准确度高于赤经的定位准确度,在赤经与赤纬方向上的最大定位误差分别为5.13″和1.74″.该方法降低了恒星位置误差对观测结果的影响,剔除了定标星的偶然匹配误差,提高了观测数据的利用率以及天文定位准确度,在实际工作中有较高的应用价值. 相似文献
5.
在分析e2v公司的CCD47—20 Backthinned NIMO型CCD器件驱动时序关系的基础上,结合空间面阵CCD相机电子系统的总体要求,完成了基于FPGA的驱动时序发生器与下位机的一体化设计。选用FPGA器件作为硬件设计载体,使用VHDL语言对一体化的时序与控制通信系统进行了硬件描述。针对ALTERA公司的FPGA器件EP1C6Q240C8对设计进行了RTL级仿真及配置,完成了一体化系统的硬件电路。硬件实验结果表明,所研制的基于FPGA的一体化的时序与控制通信系统不仅可以满足CCD芯片和视频处理的时序要求,还可以与CCD相机上位机进行可靠的串行通信,监测和控制相机的工作状态. 相似文献
1