超前进位全加器的开关级设计

应用CMOS电路开关级设计技术对超前进位全加器进行了设计，并用PSPICE模拟进行了功能验证．与传统门级设计电路相比，本文设计的超前进位电路使用了较少的MOS管，并能保持原有的传输延迟．     

CMOS电路开关级设计中的开关共享研究

研究了CMOS电路在开关级设计中的开关共享技术，以使实现多函数的电路之间通过共享MOS开关管或开关网络达到电路的进一步简化，提出了开关或开关网络共享的条件，并讨论了开关共享对电路工作发生的影响，通过对电路设计实例的分析研究了开关共享后电路物理参数的变化，并分析了开关共享的禁用条件。