一种使用浮动电源线嵌入式超低功耗SRAM的设计

为了解决存储单元的亚阈值泄漏电流问题,分析了在深亚微米下静态随机存储器(SRAM)6-T存储单元静态功耗产生的原因,提出了一种可以有效减小SRAM静态功耗浮动电源线的结构,并分析在此结构下最小与最优的单元数据保持电压;最后设计出SRAM的一款适用于此结构的高速低功耗灵敏放大器电路.仿真测试表明,使用浮动结构的SRAM的静态功耗较正常结构SRAM的静态功耗大大减小.     

一种基于位线电荷循环的低功耗SRAM阵列设计

为了降低静态随机存储器(SRAM)的动态功耗,提出一种基于位线电荷循环的读写辅助电路的SRAM阵列.与传统设计性比,辅助电路中转和保存了在读写操作中本该被直接泄放掉的位线电荷,并重新用于下一个周期的位线充电.提出的SRAM存储器采用标准14 nm FinFET spice模型搭建,电源供电电压为0.8 V.仿真结果表明...     

完全基于绝热电路的静态随机存储器(SRAM)设计

为了降低静态随机存储器(SRAM)的功耗,提出了一种完全采用绝热电路实现的W A SRAM(W ho le A d iabaticSRAM),W A SRAM的译码部分、存储单元、读出放大等全部采用绝热电路结构。针对W A SRAM建立了功耗分析模型。基于0.18μm 1.8 V CM O S工艺,在不同频率下针对不同存储规模的SRAM进行了功耗仿真、分析和比较。实验结果证明,W A SRAM的低功耗效果十分明显,与传统CM O S电路实现的SRAM相比,在250 MH z频率下,W A SRAM功耗降低了80%以上。     

总剂量辐射环境中的静态随机存储器功能失效模式研究

本文对静态随机存储器 (SRAM) 总剂量辐射引起的功能失效进行了六种不同测试图形下的测试. 利用不同测试图形覆盖的出错模式不同, 通过对比一定累积剂量下同一器件不同测试图形测试结果的差异, 以及对失效存储单元单独进行测试, 研究了总剂量辐照引起的SRAM器件功能失效模式. 研究表明: 器件的功能失效模式为数据保存错误 (Data retention fault) 且数据保存时间具有离散性, 引起数据保存错误的SRAM功能模块为存储单元. 通过对存储单元建立简化的等效电路图, 分析了造成存储单元数据保存错误以及保存时间离散性的原因, 并讨论了该失效模式对SRAM总剂量辐射功能测试方法的影响. 关键词： 静态随机存储器 功能失效 测试图形 数据保存错误     

一种解决半选择单元干扰问题的SRAM设计方案

半选择单元的干扰问题是SRAM工作电压无法随工艺微缩持续降低的主要原因,同时,作为常用写稳定性帮助策略和提高读写速度的策略,PWB中字线增强时间点对半选择单元干扰问题的影响非常值得关注.本文深入分析了半选择单元干扰问题的电路机理和PWB稳定性策略,提出了一种基于交叉耦合PMOS管的HFPWB创新方案,在避免了半选择单元干扰问题的同时,给出了字线增强的具体时间点.仿真结果表明本文提出的电路结构可以同时提高全选单元和半选择单元的稳定性,并可以提高读速度达17.1%.     

不同集成度SRAM硬X射线剂量增强效应研究

给出了不同集成度16K—4Mb随机静态存储器SRAM在钴源和北京同步辐射装置BSRF3W1白光束线辐照的实验结果;通过实验在线测得SRAM位错误数随总剂量的变化,给出相同辐照剂量时20—100keVX光辐照和Co⁶⁰γ射线辐照的剂量损伤效应的比例因子;给出集成度不同的SRAM器件抗γ射线总剂量损伤能力与集成度的关系;给出不同集成度SRAM器件的X射线损伤阈值.这些结果对器件抗X射线辐射加固技术研究有重要价值.     

纳米静态随机存储器质子单粒子多位翻转角度相关性研究

器件特征尺寸的减小带来单粒子多位翻转的急剧增加, 对现有加固技术带来了极大挑战. 针对90 nm SRAM(static random access memory, 静态随机存储器)开展了中高能质子入射角度对单粒子多位翻转影响的试验研究, 结果表明随着质子能量的增加, 单粒子多位翻转百分比和多样性增加, 质子单粒子多位翻转角度效应与质子能量相关. 采用一种快速计算质子核反应引起单粒子多位翻转的截面积分算法, 以Geant4中Binary Cascade模型作为中高能质子核反应事件发生器, 从次级粒子的能量和角度分布出发, 揭示了质子与材料核反应产生的次级粒子中, LET(linear energy transfer)最大, 射程最长的粒子优先前向发射是引起单粒子多位翻转角度相关性的根本原因. 质子能量、临界电荷的大小是影响纳米SRAM器件质子多位翻转角度相关性的关键因素. 质子能量越小, 多位翻转截面角度增强效应越大; 临界电荷的增加将增强质子多位翻转角度效应.     

先进逻辑工艺下SRAM漏电流测试

对于65nm及以下的先进逻辑工艺,SRAM的漏电流功耗占据了保持状态下功耗的一半以上,成为降低功耗的主要瓶颈之一.精确测量漏电流成为优化工艺从而降低功耗的先决条件.在保持SRAM原有版图环境不变的情况下,通过对SRAM施加不同激励,将栅漏电流、结漏电流和衬底漏电流这3种漏电流有效地区分出来.通过大量的测试,得到在不同温度下SRAM漏电流的相应数据结果用以分析,并对漏电流在整片晶圆内的系统波动和局部随机波动进行了讨论.     

多片大规模可编程器件的配置应用--基于ALTERA器件

对FPGA配置方案作出了阐述，同时设计提出了简便、可靠且效率高的优化配置方案，并应用于实际中．     

静态随机存储器单粒子翻转的Monte Carlo模拟

利用蒙特卡罗(Monte Carlo)方法，对10—20MeV 中子在静态随机存储器(SRAM)中引起的单粒子翻转进行了模拟，着重对中子在SRAM 灵敏区引起的电离能量沉积进行了计算，并对中子引起单粒子翻转过程相关物理量进行了计算.这些计算模拟结果为了解10—20MeV 中子引起SRAM 单粒子翻转过程提供了详细的统计信息，为SRAM 的抗辐射加固提供相关参考信息. 关键词： SRAM单粒子翻转 Monte Carlo 模拟 能量沉积