智能模数控制型全数字锁相环的研究

由K模可逆计数器构成的传统数字锁相环可简单实现,但存在缩短捕获时间与减小同步误差之间的矛盾,而且获得的频带宽度较窄,因此设计了一种智能模数控制型全数字锁相环.其能够根据环路工作的不同阶段自动调整K值的大小,进而缩短捕获时间和减小同步误差.采用一个特殊的鉴频锁存器控制分频器的系数,能够调整环路的中心频率和扩宽频带宽度.     

基于Verilog HDL设计的PWM输出控制

介绍了一种利用硬件描述语言Verilog HDL设计PWM输出控制的方法,用以实现电机控制、交流检测等功能。并以电机控制为例,重点对硬件电路和软件设计进行了论述。与纯硬件电路相比,硬件描述语言VerilogHDL设计的电路可以根据需要随时进行改变,使得电路的实时性和设计弹性得到了较大的提高。     

基于FPGA的简易逻辑分析仪设计

在嵌入式开发调试中，逻辑分析仪可以很好的辅助开发人员进行断点、触发和跟踪等调试．本设计应用VerilogHDL硬件描述语言和FPGA芯片设计一个多通道的简易逻辑分析仪，当逻辑信号的门限电压以0．25V为步长值在0．25V-4V之间变化时，具有16级采样速率，即可实现一个16通道的逻辑分析仪．     

Design hardware calculator in PWM peripherals of nios II with verilog HDL

The Plus Width Module (PWM) in microprocessors is commonly used in motor control field. If the ordinary PWM peripherals output PWM waveform, the software must calculate the period and duty cycle number based on the microprocessor’s system clock cycle first, and then write them into the registers. As all known, the microprocessor without hardware calculator consume very long time in multiplication and division. In order to reduce the CPU’s running time, a calculation hardware unit was designed to calculate the waveform parameters. The software only need to write the period (Hz units) to the period register and the duty cycle (% units)to its register. This hardware unit was designed with Verilog HDL and running in the Nios II system successfully.     

The equation of state of QCD under hard-dense-loop approximation

Based on the method proposed by Zong et al.,we calculate the equation of state(EOS) of QCD at zero temperature and finite quark chemical potential under the hard-dense-loop(HDL) approximation.A comparison between the EOS under HDL approximation and the cold,perturbative EOS of QCD proposed by Fraga,Pisarski and Schaffner-Bielich is made.It is found that when μ is less than 4.7 GeV,the pressure density calculated using HDL approximation is much larger than that calculated using pertur-bation theory.This enha...     

一种基于三维小波图像编码的远程监控系统

实现了一种利用三维小波图像编码的远程监控系统。整个系统由本地监控端和远程主控端组成。本地监控端包括序列图像采集、三维小波图像编码以及数据流发送三部分。设计了整个监控系统的硬件结构,编写了相应的Verilog HDL设计描述代码,进行了EDA软件模拟验证和逻辑综合,并用FPGA进行了硬仿真验证。编写了主控端的远程接收及控制软件,成功实现了基于三维小波图像编码的远程监控系统。     

用Verilog HDL开发生物芯片的探讨

为了降低生物芯片的制作成本，使其能批量生产，可采用一种优秀的硬件描述语言Verilong HDL进行开发．用Verilog HDL开发生物芯片，根据自身的设计思路形式化抽象表示电路的结构和行为能提高电路设计效率、缩短芯片制作周期、降低芯片的制作成本，并为大规模批量生产提供有利的条件，因此用Verilog HDL开发生物芯片具有良好的发展前景．     

数据采集接口ADC_USBIP核的设计和验证

USB接口以其速度快、功耗低、使用方便,为PC外设的数据采集设备提供了很好的支持。ADC_USB IP核是为了实现数据采集器AD与PC之间高效传输数据以及控制而设计的。介绍了USB总线协议和通信原理,重点阐述了ADC_USB IP核关键模块的设计和验证,对USB协议的数据流、传输等进行了深入的分析,用Verilog HDL对IP核RTL级代码进行了编写,在Quartus软件平台上进行了FPGA综合,并在FPGA开发板上调试成功。     

EDA之价值

随着电子技术和计算机技术的不断发展,在涉及通信、国防、航天、仪器仪表等领域的电子系统设计工作中,EDA技术的含量正以惊人的速度上升,它已成为当今电子技术发展的前沿。本文主要阐述了EDA技术的基本概念和作用,然后从几个不同的方面介绍EDA的基本特征,以及和传统设计方法的不同之处。