青海大学综合教务管理系统的运行与实践

介绍了青海大学综合教务管理系统的组成、软硬件平台及系统功能。     

基于改进编解码网络的钢箱梁疲劳裂纹分割

针对基于图像的疲劳裂纹检测方法精度受焊缝、涂层等复杂背景因素影响较大的问题,提出了一种基于深度学习的空洞金字塔注意力网络(APA-Net)模型用于疲劳裂纹分割．在传统编解码网络的基础上引入预训练ResNet34模型、密集空洞卷积(DAC)模块、尺度感知金字塔融合(SAPF)模块和注意力门控(AG)机制,极大地提升了模型提取多尺度上下文信息的能力．通过图像裁剪制作了包含多种干扰因素的钢箱梁疲劳裂纹分割数据集,然后利用该数据集对APA-Net,FCN,U-Net,Attention U-Net,U-Net++和CE-Net等经典网络进行测试,结果表明：所提出的APA-Net在复杂背景干扰下对钢箱梁表面图像中的疲劳裂纹提取能力最佳,分割结果的平均交并比达72.2%,比其他经典网络中表现最优的CE-Net的平均交并比提高了约4%．最后通过消融实验讨论了所提模块对裂纹分割精度的影响．     

浅谈以FLASH制作多媒体课件

多媒体课件的网络化应用,是今后多媒体课件的发展方向。本文探讨了多媒体课件网络化应用存在的突出问题,并设计了一套解决方案。最后,本文详细叙述了用Flash MX实现多媒体课件网络化应用的具体方法。     

太阳能光电储综合应用实验装置设计

本实验装置由电池片基本特性测试、电池板旋转与放平、光电互补供电、电池电量显示以及蓄电池充电/容量与内阻测试单元组成.电池片特性测试单元包括变阻电路、调制电路、LED驱动电路、光强测量显示电路设计;电池板追旋与放平包括风雨传感输入、单片机主控、垂直轴旋转、水平轴摆旋、语音警示等设计;光电互补供电由充放电控制器、逆变器、直...     

基于目标函数的FPGA宏模块布局算法设计

在文献[1-3]规划方法的基础上引入了FPGA宏模块的布局,考虑到FPGA宏模块布局问题的特殊性,笔者通过合理的目标函数和处理方法解决了FPGA宏模块布局问题,并提出来了一种描述FGPA宏模块内部布线资源的方法.结果表明：采用笔者提出的FPGA宏模块布局方法,其FPGA规模及所需通道高度比不考虑宏模块内部布线资源的情况节省资源.     

基于FPGA与USB的CMOS图像获取与采集系统设计

实现了基于FPGA与USB的CMOS图像获取与采集系统的设计.介绍了成像系统的结构、CMOS图像获取时序的VHDL程序实现、包含FPGA控制及USB固件与VC接口界面程序等在内的数据传输通路设计以及Direct Draw数字图像的显示等.实验结果表明,成像系统工作正常,数据传输满足USB接口规范与设计要求.     

基于深度卷积神经网络的脑电图异常检测

为解决EEG自动检测的错误率非常高的问题,提出了一种基于深层卷积神经网络(CNN)对脑电图进行异常检测的方法:首先,对多个异构数据源按标准进行重构和预处理,生成了有118 716个样本的训练集和有12 022个样本的测试集;然后,构建有快捷连接的深层CNN模型,以自动化学习ECG特征并进行分类识别;接着,将模型在训练集上进行试验与调参,保存了性能最好的模型参数;最后,在测试集上进行预测.预测结果显示该模型达到了94.33%的分类准确率.通过所提方法对脑电信号进行处理与分析,能够自动提取EEG特征并进行异常识别,从而达到快速检测与辅助诊疗的目的.     

基于C8051F005的液晶示波器的研制

系统利用C8051F005单片机作为微控制器,结合各种不同的传感器,并基于其内部集成的ADC子系统,控制HXMG128064-1液晶显示模块,完成了一种液晶示波器的设计.系统实现了信号的采集、信号的处理以及信号波形的显示.系统体积较小、操作简便、成本低廉而且开发周期短,适用人群较广,具有很大的实用价值和广阔的应用前景.     

基于89C51的数字化汽车仪表硬件电路设计

对基于89C51的数字化汽车仪表硬件设计进行了介绍,并给出了具体的解决方案,将仪表整体分为主控模块、传感器及信号处理模块、显示模块和电源模块等进行模块化设计。试验数据表明,系统实现了车速和油量3位显示,里程5位显示,具有稳定性好、显示直观,车辆运行安全系数高等特点。     

双路大电流源模块水中放电实验研究

高压电脉冲压裂技术是基于液电效应,通过水中脉冲放电产生强大的冲击波使岩石产生裂缝,近年来成为了岩石压裂领域的热点研究对象。搭建了两路电流源模块应用于水中放电,采用铜材料的针针电极,电极间距1 mm;研究了在不同放电电压下,单路和两路电流源模块电极间的电压、电流波形。实验结果表明,空载时在同一放电电压下,双路模块产生更大的放电电流,从而在放电时获得更高的瞬时功率;而在水中针针放电时,单路和双路模块水间隙的预击穿时间与放电电压之间具有很大的随机性。单路模块预击穿时间的标准差最小为0.285 ms,最大为1.481 ms;而双路模块最小为0.369 ms,最大为0.703 ms。并且随着放电电压的增加,预击穿时间减小,双路模块的预击穿平均时间从放电电压为1300 V时的2.686 ms降到1800 V时的1.036 ms。