基于主从模式的并行决策树算法研究

针对对等模式下并行决策树分类算法的通信开销太大,提出了一种基于主从模式的FPM_DT并行决策树挖掘算法,此算法综合使用了横向与纵向的数据划分模型,并采用根据分支数据分布情况进行结点分组的策略.实验结果表明,它与对等模式下并行SPRINT分类算法相比,降低了通信开销,具有更好的可扩展性与加速比性能.     

基于PVM的并行编程技术及其对温度场的可视化

 首先介绍了基于PVM分布式平台的并行编程技术以及科学计算可视化的基本概况、数据场可视化的流程,接着在Visual C⁺⁺ 6.0可视化编程环境下对温度场可视化应用进行了并行程序设计.     

延迟受限细粒度可伸缩视频流媒体平滑传输

在异构网络上可伸缩视频传输中,为了解决由于网络的时变性特征所引起的编码码流与网络带宽不适配所引起的问题,该文提出了一种控制可伸缩码流的传输,使之适应带宽的时变特性,同时能够保证平滑的重建视频质量的传输调度算法。该文在延迟受限的条件下,通过控制每一帧增强层码流的传输,使得带宽变化所带来的视频质量波动显著下降,从而有效地提高了视频的总体质量。仿真试验表明,该方案在提高视频客观质量的同时提高了其主观质量,有效提高了视频传输的鲁棒性。同时,该文所提出的算法复杂度较低,能够应用在实际的流媒体传输系统中。     

TMS320C54xDSP应用系统装载引导方式研究

TMS320VC5402是一款16位定点数字信号处理器,其操作速率可达到100MI/S,具有很好的通用性.本文研究的是以TMS320VC5402为核心的DSP应用系统的装载引导方式.DSP系统提供了5种装载模式,本文重点介绍的是8位EPROM并行装载引导方式,具有较强的实用性.     

并行定常二级迭代法的比较结果

研究了并行定常二级算法的一些理论性问题，了该算法与并行多分裂算法的一些比较性定理。     

小波阈值算法的FPGA实现

针对传统的阈值算法排序量多、消耗资源大和速度慢等缺点,提出了一种基于FPGA的快速中值选取器的设计方法.介绍了3点排序器和一种基于3×3点的中值选取器及其MATLAB仿真,针对基于3×3点的全流水并行243点中值选取器的结构利用率低,依据FPGA的硬件特点,设计了一种串并行交替的3n点中值选取器的硬件架构,阐述了快速中值选取器的硬件构架设计,对整个系统进行了仿真,并对仿真结果进行了分析说明.     

并行算法到并行结构的映射

本文以“匹配”法为基础，给出了新的目标函数，并以此设计映射算法，最后给出试验结果。     

普及高性能计算知识的一种途径

分析了我国在高性能计算方面的研究现状，论述了在我国高校本同普及高性能计算知识的必要性和可行性，并提出了相关的实施方案。     

微机群集并行系统中的系统构建

基于微机群集，构建了一个实际的分布式并行处理系统，讨论了其中所涉及的计算机硬件、操作系统、等的关键技术。测试了所构建的分布式并行系统的通信与计算性能。