数字通信中差错控制的计算机辅助设计

本文介绍数字通信中的差错控制技术以及系统循环码编码、译码计算机辅助设计的特点、效果及应用。     

环Z_p~m上循环码

揭示了环Zpm上码长为n的循环码的周期分布及其对偶码的周期分布的关系,给出了精确计算公式.     

基于分层原理的纠错码测试平台设计

纠错技术是现代通信系统不可缺少的技术,针对目前纠错码测试可重构性要求高和测试数据量大的特点,提出了一种针对纠错码的基于分层原理的软硬件联合测试平台.采用分层的设计结构,使得该平台具备高度的可重构性.能够在不同纠错码测试之间进行迅速重构.利用高速的PCI数据采集卡PCI-7300A在Pc和FPGA之间进行数据传输,并在PC和FPGA端对数据进行分层封装和添加校验与确认-重传机制,以此保证数据高速、顺序、无差错地传输.通过利用该平台对多进制LDPC码进行测试,结果表明,在传输时钟为20 MHz的时候,平台吞吐量达到446.83 Mbit/s.     

生成量子稳定子码的种子生成器

为了解决生成量子稳定子码的码字时需先找出种子生成器的问题,将寻找种子生成器转化为解线性方程组及线性空间中向量组线性相关和线性无关问题,提出了快速判决法、排序查找法和求解方程组方法来验证找到的算子是否为合法的种子生成器.将稳定子与种子生成器同时标准化可以快速得到量子稳定子码的编码电路.给出了稳定子码种子生成器总数和编码电路所需要的2-qubit和1-qubit门数量.该方法既能用于同时包含Ⅰ型和Ⅱ型生成元的量子稳定子码,又能用于仅含Ⅰ型生成元的量子稳定子码,得到的种子生成器仅含X算子,故编码电路简单.     

无线通信中二进制网络-信道联合删除译码法

提出采用了网络信道联合纠错的编码(JNECD)的方法来降低网络传输的误码率,这种方法将接收到的数据包组成码字矩阵,利用信道编码与网络编码分别对码字矩阵的列和行联合校验检错,得到有可能错误的码元位置,删除所对应的码元,对剩余的码元解方程得到信源消息码字.仿真实验表明,在伽罗华域GF(2)中将JNECD方法与分离网络信道编码(SNCC)和直接传输(DT)方法相比,该算法可以降低通信系统的误码率和丢包率,提高数据包传输的正确概率,减少网络延时,提高网络吞吐量.     

基于低密度奇偶校验码的超强前向纠错码设计

光纤中的传输效应(如色散、偏振模色散(PMD)和非线性效应等)会严重影响传输速率和传输距离的进一步提高。因而有必要研究性能更好的新超强前向纠错(Super-FEC) 码型,使其在光通信系统中获得更高的编码增益和更好的纠错性能。简单介绍了低密度奇偶校验(LDPC)码, 然后提出光通信系统中一种基于LDPC码的超强前向纠错(Super-FEC)码型,构造了冗余度为6.68%的新颖LDPC(3969,3720)码, 并给出超强FEC码型的仿真结果。通过与RS(255,239)及BCH(3860,3824)+BCH(2040,1930)进行对比分析, 还分析与探讨了新LDPC码型的编译码电路的设计实现问题。通过理论分析与仿真结果表明这种超强 FEC 码型具有良好的性能, 可以节省硬件开销, 比较适用于光通信系统中, 可作为超强 FEC 码型的候选码。     

可靠性微处理器设计关键技术研究

从面积开销、性能和可靠性的角度分析比较了检错纠错码(EDAC)、三模冗余(TMR)和控制流检测(CFC)在可靠性微处理器设计中广泛使用的抗单粒子翻转(SEU)效应技术.用VHDL描述并在FPGA上实现EDAC、TMR和CFC.研究结果表明,TMR和EDAC通过保护寄存器或存储器达到高度的容错能力,但是代价较高,适用于可靠性要求较高的恶劣环境.CFC则是可靠性和代价的一个较好的折中,适用于商用可靠性微处理器的设计.     

自适应差错控制在移动数据通信中的应用

在分析移动信道差错图样分布的基础上，提出了一种自适应差错控制方案，该方案能根据信道比特差错率的变化自适应地从３种不同的纠错码中选择其一与之对应，以得到较高的通过率。软件实现的结果表明，这种方案能显著提高数据传输系统的性能。     

Reed—Solomon码的快速译码

研究了 Ｒｅｅｄ－Ｓｏｌｏｍｏｎ码的快速译码问题。译码中，利用了有限域ＧＦ（Ｆｎ）上的 ＦＦＴ变换，并采用了本文提出的改进的 Ｂｅｒｌｅｋａｍｐ－Ｍａｓｓｅｙ算法求差错定位多项式．从而减少了迭代次数，提高了译码速度。此法为使用较长 Ｒｅｅｄ－Ｓｏｌｏｍｏｎ码提供可能性，使之具有更强的纠错能力。文中还给出了计算机模拟计算结果。     

带有BCH纠错码的高性能射频IC卡系统

为了进一步提高射频IC卡系统的性能和拓宽其应用范围，介绍了一种带有BCH纠错码器件的射频IC卡系统，从而增强了系统的抗干扰能力，该系统能适中种不同的环境。