一种基于记忆LUT的多倍频程预失真方案

针对多载波无线通信系统中多倍频程功率放大器存在的强非线性失真与记忆效应失真问题,提出了一种基于记忆查找表的LUT+MP多倍频程预失真方案。方案模型由记忆查找表(LUT)和记忆多项式(MP)串联构成,采用间接学习法的LMS和RLS算法对模型参数训练辨识。仿真结果表明,针对维纳模型高功率放大器,在输出功率回退OBO=2.27 d B时,对Wiener模型功放的三阶互调失真改善达到了55.9 d B,五阶互调失真改善达到了44.5 d B。与现有的LUT+FIR和LUT+并联FIR预失真方案相比较,能带来更好的建模精度和线性化效果。同时,设计使用的学习算法简单实用,稳定性能好。     

低复杂度的改进型CORDIC优化算法研究

CORDIC算法在电子、通信领域有着广泛的应用.传统CORDIC算法需要通过乘法器和查找表才能实现多种超越函数的计算,这会导致硬件电路实现复杂,运算速度降低,此外它能够计算的角度范围也有限.针对传统CORDIC算法的缺陷,提出一种改进型CORDIC优化算法,它不需要模校正因子和查找表,只需通过简单的移位和加减运算就能实现多种超越函数的计算,从而能够减少硬件资源,提高运算性能,并通过区域变换使得该算法能够适用于所有的旋转角度.误差分析表明该算法具有很小的误差.     

分布式算法在乘法模块中的应用

本文基于分布式算法的基本原理,提出了基于查找表结构的分布式算法应用于信号处理中的乘法模块的思路,并以32阶FIR低通数字滤波器中的乘法模块为例,利用FIR滤波器的线性相位特性减小电路规模,采用分割查找表减小存储空间,采用流水线技术和并行分布式算法结构提高了滤波器的速度。最后指出此种算法适用于乘法模块的广阔前景。     

一种融合LBP纹理特征的多姿态人脸跟踪方法

提出一种改进的Camshift算法,它融合目标人脸的局部二值模式(LBP)纹理特征的T分量,以及肤色的HSV色彩空间的H分量的统计直方图来生成概率分布图像,实现纹理与肤色特征的有效融合;然后,利用Kalman滤波器来预测目标人脸的运动信息,快速地跟踪到目标人脸.实验表明,在复杂的跟踪条件下,这种算法比原始的仅采用颜色直方图信息的Meanshift和Camshift算法,在跟踪速度和精度上有显著的提高.     

一种基于语义的super-peer网络构建方法

针对分类层次语义空间,提出了一种基于语义的super-peer网络构建方法.该方法根据peer上数据的语义信息,动态地将peer聚簇成不同的语义簇,语义簇之间建立适当的语义路由关系.每个语义簇由一个super-peer节点和一组peer节点组成,仅负责回答其语义子空间上的查询.查询首先根据其语义被路由到适合的语义簇中,然后被转发给包含结果的peer.实验结果表明,该方法在查找性能和开销之间取得了一个良好的平衡,具有较高的查找性能和较低的查找代价,提高了网络的可扩展性.     

在线多线索动态手势识别

文章提出一种将运动和肤色特征相融合的多线索识别方法,利用差分运动检测降低复杂背景干扰,利用肤色在HSV空间中的聚类特性,采用多高斯模型,对每一个输入视频,将前50帧作为学习样本,在线学习出该视频的肤色分类器,解决了泛化性能低的问题;利用手势固有形状特征进行静态手势分割,采用基于仿射变换的块匹配法对动态手势进行跟踪。结果表明该算法能够较好地适应不同光照及复杂背景,同时满足实时要求。     

一种基于ABV的IPV6快速路由查找算法

分析了IPV6路由结构的特点,介绍了IPV6各种路由查找技术,提出了基于ABV的快速路由查找算法,并对算法的性能进行了分析比较.     

家庭网络中数字下变频器的设计与实现

基于经典的系统设计流程,设计并实现了一种应用于家庭网络核心SoC平台中无线通信系统接收机的专用数字中频下变频器。在系统级,利用系统建模工具MATLAB,完成了数字下变频器的行为建模及其功能划分;在电路级,完成了数字下变频器中主要功能模块的VLSI实现及其功能仿真。考虑到系统实现的复杂性及其硬件资源,对于数字滤波器,采用CSD和RAG等优化策略;对于数控振荡器,采用一种新型的结合LUT和CORDIC算法优点的混合算法实现方案。最后,搭建了基于XilinxVirtexIIXC2V1000-4FG256FPGA的家庭网络无线通信系统验证平台,完成了数字中频下变频器的功能验证。     

采用哈希算法改进IP地址查找的研究

分析了几种常见的IP地址查找的方法,详细介绍了一种采用特定哈希算法技术来尽量缩减IP转发表的大小的方法。通过完美哈希算式,将IP地址生成为哈希表,采用这种方法能够有效地减少查找时的内存访问次数。构造一个8-8-8-8路由表的数据结构,并采用哈希算法来改进IP地址查找。结果表明用此方法来访问大型路由表要比其他目前常见方法所需的内存少。     

基于FPGA的频率合成器的实现

本文介绍了直接数字频率合成器（DDS）的原理,并通过现场可编程门阵列FPGA以查找表的方式予以实现24位DDS的方案。相对于传统的专用的数字频率合成器芯片,用高性能的FPGA器件设计符合自己需要的数字频率合成电路具有方便的控制方式和快速的置频速率等等诸多优点。