图形电镀中抗镀现象——凹坑的原因剖析

该文通过对本公司在图形电镀时出现的凹坑现象,进行了一个简要的分析探讨,供大家参考。     

UL简介与CCL认可

本文从六个方面对UL的基本知识作了一个简要的概述及CCL认可过程的介绍,希望能为业界同仁提供一个参考方向。     

我国AB股双重上市公司经营业绩变化的实证分析

本文以46家在上海和深圳同时上市AB股的公司的样本,分析了公司实行双重上市前1年及其后4年的经营业绩的变化趋势以及股权结构和上市顺序对它的影响。研究表明,双重上市当年及其后4年经营业绩显著下降;股权结构和上市顺序对公司经营业绩影响明显。最后,文章提出了改善AB股公司经营业绩的对策建议。     

NEPCⅡ新电子枪热结构分析与测试

北京正负电子对撞机重大改造工程(BEPCⅡ)要求其直线注入器提供更高的能量和流强, 为此必须设计大电流和小发射度的新电子枪, 以提高正电子的产额. 利用ANSYS对BEPCⅡ新电子枪的温度场分布及结构的热变形进行了模拟分析. 对于电子枪复杂的内部结构形态以及能量转换方式, 分析了传导传热方式对温度场的影响. 在此基础上进行了温度场与结构变形的耦合分析, 利用EGUN对电子枪形变前后束流光学特性进行模拟分析, 并对模拟结果与试验 测试结果进行了分析比较.     

基于LabWindows/CVI的多线程测控软件设计技术

多线程技术是W in32操作系统的一项重要软件技术。CVI 6.0及其以后版本提供了线程池和异步定时器两种多线程运行机制,为测控软件的设计开发带来了一次技术飞跃。文中结合测控软件设计实例,详细介绍了在CVI平台下多线程编程技术的应用方法。     

Exact Solution of a Test Particle in Presence of Thick Domain Walls

We have obtained the exact solution of the equations of motion of a test particle near a thick domain walls. From the solution it has been shown that the domain walls have repulsive gravitational fields.     

Time-Reversed Dynamical Entropy and Irreversibility in Markovian Random Processes

A concept of time-reversed entropy per unit time is introduced in analogy with the entropy per unit time by Shannon, Kolmogorov, and Sinai. This time-reversed entropy per unit time characterizes the dynamical randomness of a stochastic process backward in time, while the standard entropy per unit time characterizes the dynamical randomness forward in time. The difference between the time-reversed and standard entropies per unit time is shown to give the entropy production of Markovian processes in nonequilibrium steady states.     

普通物理实验教学在重建认知结构中的特殊作用

运用教育学和心理学知识，通过典型的普通物理实验，分析了普通物理实验教学在重建认知结构中的特殊作用。     

广播电视发射台技术指标集中自动测试系统

本文介绍了利用计算机技术、网络技术、三遥技术对广播电视发射技术指标进行实时自动测试的系统，以便进一步为安全优质播出提供技术保证。     

HIST: A hierarchical self test methodology for chips,boards, and systems

This article presents the HIST approach, which allows the automated insertion of self test hardware into hierarchically designed circuits and systems to implement the RUNBIST instruction of the IEEE 1149.1 standard. To achieve an optimal and throughout self testable system, the inherent design hierarchy is fully exploited. All chips and boards are provided with appropriate test controllers at each hierarchy level. The approach is able to detect all those faults, which are in the scope of the underlying self test algorithms. In this paper the hierarchical test architecture, the test controllers as well as all necessary synthesis procedures are presented. Finally a successful application of the HIST approach to a cryptography processor is described.