Flexible Prime‐Field Genus 2 Hyperelliptic Curve Cryptography Processor with Low Power Consumption and Uniform Power Draw

This paper presents an energy‐efficient (low power) prime‐field hyperelliptic curve cryptography (HECC) processor with uniform power draw. The HECC processor performs divisor scalar multiplication on the Jacobian of genus 2 hyperelliptic curves defined over prime fields for arbitrary field and curve parameters. It supports the most frequent case of divisor doubling and addition. The optimized implementation, which is synthesized in a 0.13 μm standard CMOS technology, performs an 81‐bit divisor multiplication in 503 ms consuming only 6.55 μJ of energy (average power consumption is 12.76 μW). In addition, we present a technique to make the power consumption of the HECC processor more uniform and lower the peaks of its power consumption.     

多功能旋转信号处理器的实现

介绍了一种利用轴角位置测量元件即旋转变压器,其控制频率为400Hz的正弦波信号,经调制处理使相位角与特定电压值相对应,产生出两路相位差为90°的信号,采用模拟电路进行设计,对其电路原理进行了详细的叙述,说明了它可工作在比较恶劣环境中。以其所具有的高精度和小体积的特点广泛应用于多个领域。     

基于PowerPC的雷达通用处理机设计

介绍了一种高性能雷达通用处理机,以4片PowerPC高性能通用处理器为核心,采用VPX总线标准,符合通用化、标准化、系列化的要求。处理机采用PowerPC通用处理器和RapidIO高速串行接口,具有较强的处理能力和数据交换能力,较好的通用性、可重构性和扩展性;采用VxWorks实时操作系统和VSIPL数学函数库,提高软件开发效率。最后通过合成孔径雷达(SAR)实时成像处理和性能评估,验证了通用处理器替代DSP作雷达通用处理的可行性。     

光电跟踪伺服系统中的模糊PID控制器设计

针对光电跟踪伺服系统性能指标要求提高以及传统控制方法的不足,在系统位置控制环路中采用一种参数可在线整定的模糊PID（比例、积分和微分）控制器。分析其结构和设计原理,介绍参数自整定模糊PID算法的实现。基于Samsung公司推出的ARM7TDMI核的16/32位RISC S3C44B0X平台从硬件和软件方面对控制器进行构...     

基于DSP的高速数据采集系统硬件设计

为了满足数据采集及信号处理系统中对数据实时性的要求,采用TMS320VC5509为中心处理器,并对A/D转换、电源及复位电路、时钟电路、JTAG仿真电路等外围硬件进行了设计,使其能够在高速采样信号下,及时对数据进行处理,达到系统对处理速度的要求,实现了一种基于DSP的高速数据采集系统设计。     

基于FPGA的扩频警报信号处理器的设计

采用扩频方法进行警报通信的优越性在于用扩展频谱的方法可以提高系统的抗干扰能力。以EPlC12Q240C8N作为核心处理芯器,完成了人防警报信号处理器的硬件电路设计,并进行了详细说明,最后用VHDL语言描述了相关功能。本设计达到了人防警报对抗干扰性能和信号传输低误码率的要求,对以后人防警报系统的升级有着重要意义。     

嵌入式GPS轨迹记录仪

设计了一种基于嵌入式技术的车载GPS导航系统用以实现对用户行驶路线的记录.本文主要对3个方面的技术进行了研究:一是介绍了GPS技术的原理、特点、系统组成和定位方式;二是介绍了嵌入式车载GPS轨迹记录仪的硬件结构、设计思路和实现方法.三是结合Google Earth的3维实景地图实现将使用者所在的位置及行走速度和方向显示...     

利用硬件抽象机模拟执行技术设计JAVA处理器

提出了一个基于硬件抽象机的流水线微处理器设计框架,创造性地使用了一种基于标签结构的模拟执行技术.基于这一框架,描述了一个堆栈抽象机的工作原理,实现了一个Java指令级并行处理器.利用堆栈硬件抽象机和堆栈指令折叠技术的组合解决了Java处理器中的堆栈依赖瓶颈问题.软件模拟证明了该处理器能够最大限度地挖掘出Java程序中的指令级并行,并且拥有更高的处理能力.     

多器件级联的声光信息处理器

声光信息处理器具有检测灵敏度高、处理增益大,能在复杂的电磁环境下实时处理大带宽信号和检测分析这些复杂信号,在电子监视测量(ESM)接收机方面国外已有实际应用。随着战争形式的变化,雷达组网势在必行,采用多器件级联的声光信息处理器能够处理多路同时到达的信号。该文提出了一种多器件级联的声光信息处理器,并从理论上证明采用这种结构能提高处理器增益。     

基于PowerPC和X86的二余度非相似飞控计算机系统设计与实现

为了抑制共模故障和提高飞控计算机系统的可靠性,设计实现了一种二余度非相似的飞控计算机原型系统。首先,给出了该系统的硬件结构和原理,硬件结构包括基于PowerPC和X86处理器构成的主副通道、用于交叉通信的双口RAM、基于FPGA的仲裁模块等部分;其次,系统中的余度控制软件部分主要给出了任务同步和仲裁处理软件模块的软件实现流程图,这是非相似余度的关键问题;最后,在实现实物系统的基础上,开展了一系列的仿真实验,验证了该设计系统的可行性。