全文获取类型
收费全文 | 2890篇 |
免费 | 616篇 |
国内免费 | 227篇 |
专业分类
化学 | 364篇 |
晶体学 | 6篇 |
力学 | 43篇 |
综合类 | 29篇 |
数学 | 181篇 |
物理学 | 926篇 |
无线电 | 2184篇 |
出版年
2024年 | 10篇 |
2023年 | 18篇 |
2022年 | 41篇 |
2021年 | 58篇 |
2020年 | 82篇 |
2019年 | 63篇 |
2018年 | 43篇 |
2017年 | 81篇 |
2016年 | 106篇 |
2015年 | 89篇 |
2014年 | 229篇 |
2013年 | 195篇 |
2012年 | 236篇 |
2011年 | 250篇 |
2010年 | 211篇 |
2009年 | 181篇 |
2008年 | 234篇 |
2007年 | 215篇 |
2006年 | 212篇 |
2005年 | 204篇 |
2004年 | 173篇 |
2003年 | 170篇 |
2002年 | 111篇 |
2001年 | 104篇 |
2000年 | 73篇 |
1999年 | 56篇 |
1998年 | 45篇 |
1997年 | 46篇 |
1996年 | 42篇 |
1995年 | 29篇 |
1994年 | 32篇 |
1993年 | 25篇 |
1992年 | 23篇 |
1991年 | 17篇 |
1990年 | 11篇 |
1989年 | 8篇 |
1988年 | 2篇 |
1987年 | 3篇 |
1986年 | 2篇 |
1983年 | 1篇 |
1982年 | 1篇 |
1957年 | 1篇 |
排序方式: 共有3733条查询结果,搜索用时 31 毫秒
901.
介绍了一种12 bit 80 MS/s流水线ADC的设计,用于基带信号处理,其中第一级采用了2.5 bit级电路,采样保持级采用了自举开关提高线性,后级电路采用了缩减技术,节省了芯片面积.采用了折叠增益自举运放,优化了运放的建立速度,节省了功耗.芯片采用HJTC0.18μm标准CMOS工艺,1.8 V电压供电,版图面积2.3 mm × 1.4 mm.版图后仿真表明,ADC在8 MHz正弦信号1 V峰值输入下,可以达到11.10 bit有效精度,SFDR达到80.16 dB,整个芯片的功耗为155 mW. 相似文献
902.
903.
We introduce a quantitative model to support the decision on the reliability level of a critical component during its design. We consider an OEM who is responsible for the availability of its systems in the field through service contracts. Upon a failure of a critical part in a system during the exploitation phase, the failed part is replaced by a ready-for-use part from a spare parts inventory. In an out-of-stock situation, a costly emergency procedure is applied. The reliability levels and spare parts inventory levels of the critical components are the two main factors that determine the downtime and corresponding costs of the systems. These two levels are decision variables in our model. We formulate the portions of Life Cycle Costs (LCC) which are affected by a component’s reliability and its spare parts inventory level. These costs consist of design costs, production costs, and maintenance and downtime costs in the exploitation phase. We conduct exact analysis and provide an efficient optimization algorithm. We provide managerial insights through a numerical experiment which is based on real-life data. 相似文献
904.
薄膜开关面板丝网印刷要注意的问题 总被引:1,自引:0,他引:1
薄膜开关具有体积小、重量轻、密封性好、防灰性和耐水性好,外观新颖、安全可靠、使用寿命长等诸多特点,在电子产品中的应用非常广泛。文章介绍薄膜开关面板丝网印刷的工艺技术及常见故障的解决方法。 相似文献
905.
906.
分析了建站较早的变电站直流系统改造的必要性和改造后所取得的效果,介绍了智能高频开关电源系统的性能、特点及其各部分的作用和在改造过程中的改进情况。 相似文献
907.
一种新型无源MEMS万向碰撞开关 总被引:2,自引:1,他引:1
采用MEMS体Si加工工艺和圆片级封装技术,开发了一种基于特种运输中的新型无源MEMS万向碰撞开关。开关选用弹簧-质量-阻尼的典型碰撞结构,对惯性加速度计敏感,以碰撞接触的形式提供导通电阻信号,并拥有500g径向360°和1000g纵向碰撞触发,单个器件可以实现多个器件的功能。经过仿真设计和工艺研究,最终完成了开关的制作,封装后体积后为6.6mm×5mm×2.4mm。经测试表明开关实现了初始的设计阈值,导通电阻约10Ω,导通时间约10μs,验证了抗5000g冲击能力,它具有体积小、重量轻、高可靠、低成本,可反复使用等特点,在可靠性跌落试验、汽车安全碰撞试验和飞行器上具有广泛的应用前景。 相似文献
908.
本文介绍了一种利用单驱动电压控制通路选择的新型RF MEMS单刀双掷开关,利用三维仿真软件Ansoft HFSS和ANSYS进行仿真和优化设计该开关的性能。仿真结果表明:驱动电压为22V,开关时间为22μs,在中心频率30GHz处,开关处于down状态下的插入损耗为0.42dB,回波损耗为43dB,隔离度为29dB;而当开关处于up状态的插入损耗为0.53dB,回波损耗为19dB,隔离度为28dB,该开关的性能仿真和优化设计达到理想情况。 相似文献
909.
500kV 串补站隔离开关操作的电磁骚扰测量与分析 总被引:1,自引:0,他引:1
:对500kV 串补站隔离开关操作在二次回路产生电磁骚扰的测量方法和结果进行了论述,通过对骚扰信号时域和频域的分析处理,给出了骚扰的波形特征。 相似文献
910.
Salahddine Krit Hassan Qjid Imad El Affar Yafrah Khadij Ziani Messghati Yassir El-Ghzizal 《半导体学报》2010,31(4):045001-5
This paper presents a novel organization of switch capacitor charge pump circuits based on voltage doubler structures. Each voltage doubler takes a dc input and outputs a doubled dc voltage. By cascading voltage doublers the output voltage increases up to 2 times. A two-phase voltage doubler and a multiphase voltage doubler structures are discussed and design considerations are presented. A simulator working in the Q-V realm was used for simplified circuit level simulation. In order to evaluate the power delivered by a charge pump, a resistive load is attached to the output of the charge pump and an equivalent capacitance is evaluated. To avoid the short circuit during switching, a clock pairs generator is used to achieve multi-phase non-overlapping clock pairs.
This paper also identifies optimum loading conditions for different configurations of the charge pumps. The proposed charge-pump circuit is designed and simulated by spice with TSMC 0.35-μm CMOS technology and operates with a 2.7 V to 3.6 V supply voltage. It has an area of 0.4 mm2; it was designed with a frequency regulation of 1 MHz and internal current mode to reduce power consumption. 相似文献