小像元量子阱FPA抗光学串音的FDTD仿真

采用光栅耦合结构的焦平面阵列(Focal Plane Array,FPA)在工艺上难以制备,反射耦合结构较为容易。为探究反射耦合结构是否可以在小尺寸范围内替代光栅耦合结构,文章使用FDTD电磁场仿真软件MEEP构建了光栅耦合结构和反射结构GaAs/AlGaAs量子阱红外焦平面阵列三像元模。通过对器件内部光学串音进行仿真,验证了在逼近衍射极限时,采用全内反射结构的FPA在5~7μm和8.5~10μm之间的抗串音效果强于光栅耦合结构,而在6.5~8.5μm和10~12μm之间,光栅耦合结构的抗串音效果更好,在12~15μm范围内,两种结构的抗串音能力相当。针对15μm中心距全内反射结构量子阱FPA,探究了反射角度、刻蚀深度和量子阱周期对其串音的影响。     

一种应用于5G毫米波通信的双极化有源相控阵模组

针对5G毫米波通信,研制了一种双极化有源相控阵天线模组。厚度为2 mm的多层PCB正面印制阵列天线,在其背面集成多通道波束成形芯片,通过中间层实现天线与芯片的互连以及供电、控制等。测试结果表明,研制的板状4×4双极化相控阵模组在E面和H面均实现了不小于±40度的波束扫描范围（不大于3 dB的电平下降）和低于-18 dB的归一化交叉极化电平,在24～27.5 GHz的频率范围内实现了V极化和H极化分别为42.6～45.7 dBm和43.5～46.1 dBm的等效全向辐射功率（EIRP）。     

基于粒子群算法的阵列天线波束赋形研究

波束赋形可以得到雷达系统所希望的理想辐射波束,然而传统分析方法存在理论分析繁琐、计算量较大的缺点,不利于在实际的工程应用中得到推广和使用。文章提出了一种基于粒子群算法对波束赋形的研究方法,具有代码简单、计算快速准确等优势。根据直线阵列的基本理论建立基本模型及方向图波瓣评估函数,最后得出两个案例的分析结果。计算结果验证了该方法的可行性和高效性,利于在实际工程中得到应用。     

低耗低剖面单层波导阵列天线研究

新型单层波导阵列天线具有低耗、低剖面、结构紧凑、实用性强等诸多优点, 在毫米波甚至太赫兹无线通信领域具有巨大应用潜力, 是当前的研究热点。 文章首先介绍了用于构建波导阵列天线的几类波导馈电网络的特点, 指出E 面波导馈电网络在毫米波应用领域的优势,接着针对E 面波导在单层并馈波导阵列天线和Butler矩阵多波束阵列天线方面的研究展开叙述,最后给出了可应用在单层波导阵列天线中的开口波导辐射单元在实现多频和圆极化等不同功能上的最新研究进展。 文章对于低耗低剖面单层波导阵列天线的发展及其应用具有参考价值。     

一种变压器巴伦馈电的超短波紧耦合阵列天线

紧耦合阵列天线(Tightly Coupled Array, TCA)具有超宽带、低剖面、宽角扫描等特点,近年来受到国内外学者的广泛关注。然而,在甚高频(VHF)、特高频(UHF)频段TCA 由于馈电网络设计困难等原因现有的研究报道很少。为了填补这一空白,本文设计并测试了一款变压器巴伦馈电的TCA,利用变压器巴伦解决了单元平衡馈电困难问题,同时采用短路枝节抑制E面共模谐振,采用频率选择表面(FSS)匹配层改善宽角扫描阻抗匹配。实测结果表明,该天线在110~520 MHz 频带内、±40°扫描角范围内电压驻波比<2.5,和仿真结果吻合。     

微带磁流振子天线综述

文章综述了微带磁流振子天线的最新发展情况,从理论上对比了微带磁流振子天线和电流振子天线的辐射机理,阐述了微带磁流振子具有水平极化和高增益的新颖性,最后介绍了微带磁流振子在新型天线阵列、圆极化天线、高增益天线的应用。     

ESPAR array design for the UHF RFID wireless sensor communication system

In this paper, in order to improve the received signal strength (RSS) and signal quality, three arrays of electronically steerable parasitic array radiator (ESPAR) antennas are suggested for the ultra-high frequency (UHF) radio frequency identification (RFID) communication and sensing system applications. Instead of the single antenna, the array antennas have recently been widely used in many communication systems because of their peak gains, better radiation patterns, and higher radiation efficiency. Also, there are some important issues to use the antenna array like high data rates in wireless communication systems and to better understand the many targets or sensors. In this article, a wireless sensor network (WSN) is being investigated to overcome multipath fading and interference by antenna nulling technology that can be achieved through beam control ESPAR array antennas. The proposed ESPAR array antennas exhibit higher gains like 9.63, 10.2, and 12 dBi and proper radiation patterns from one array to another. Moreover, we investigate the mutual coupling effect on the performance of array antennas with different spacing (0.5λ, 0.75λ, λ) and configurations. It is found that the worst mutual coupling reduced by −28 to −34 dB for 2 × 2 array, −3 to −43 dB for 2 × 3 array, and finally −42 dB to −51 dB due to the antenna spacing from 0.5λ to λ. Thus, these suggested antennas could effectively be applied in the WSN communication systems, internet of things (IoT) networks, and massive wireless and backscatter communication systems.     

基于分段电容阵列的改进型逐次逼近型ADC

为缩短高速模数转换器(ADC)中高位(MSB)电容建立时间以及减小功耗,提出了一种基于分段式电容阵列的改进型逐次逼近型(SAR)ADC结构,通过翻转小电容阵列代替翻转大电容阵列以产生高位数字码,并利用180 nm CMOS工艺实现和验证了此ADC结构。该结构一方面可以缩短产生高位数码字过程中的转换时间,提高量化速度;另一方面其可以延长大电容的稳定时间,减小参考电压的负载。通过缩小比较器输入对管的面积以减小寄生电容带来的误差,提升高位数字码的准确度。同时,利用一次性校准技术减小比较器的失配电压。最终,采用180 nm CMOS工艺实现该10 bit SAR ADC,以验证该改进型结构。结果表明,在1.8 V电源电压、780μW功耗、有电路噪声和电容失配情况下,该改进型SAR ADC得到了58.0 dB的信噪失真比(SNDR)。     

一种6~18 GHz宽带高精度有源移相器

设计了一种6 bit 6~18 GHz工作频段的宽带高精度有源移相器。片上集成了输入无源巴伦、逻辑编码器、RC多相滤波器、矢量合成单元、数控单元等。该移相器的设计采用55 nm CMOS工艺实现,芯片尺寸为1.29 mm×0.9 mm,移相器核心尺寸为1.02 mm×0.58 mm。后仿结果表明,在6~18 GHz频率范围内,增益误差RMS值小于1 dB,相位误差RMS值小于0.75°,输入回波损耗、输出回波损耗分别小于-8.5 dB、-8.9 dB,芯片总功耗为20.7 mW。该6 bit移相器的相对带宽为100%,覆盖C、X和Ku波段,适用于雷达探测等领域。     

5G 功放DPD 的FPGA 宽带实现及自动优化

5G 宽带功放数字预失真器(DPD)的FPGA 实现过程中,常遇到数字处理带宽不够和资源有限问题,对 此,文中提出一种基于双路并行数据流的数字预失真带宽扩展方法和基于Zynq Ultrascale+ MPSoC 的自动化模型优化 验证方法,可快速实现对5G 宽带功放线性化方案的优化。使用该并行处理结构的数字预失真器,克服了数字电路最 大时钟频率造成的对FPGA 线性化带宽的限制,使得数字预失真电路在每个时钟周期内可以处理更多的数据,不仅有 效地增加了数字处理带宽,而且降低了DPD 的功耗。然而,这种带宽增加以消耗更多硬件资源为代价,对此,文中同时 提出了对预失真非线性模型的在线自动优化方法,以简化非线性模型、降低DPD 的硬件资源开销。最后,在Zynq Ultrascale+ FPGA 实验平台上实现了具有两路并行数据处理的I-MSA 自优化数字预失真电路,采用100 MHz 的5G 新无 线电(NR)信号在2. 6 GHz 功率放大器上进行线性化实验验证,获得了满意的预失真性能,验证了所提方法的有效性。