基于单点输入多点输出系统的模态参数测试系统设计

为了检测装备的机械结构损伤情况,采用模态参数进行识别分析。设计了一种用于单输入多输出方法的模态参数测试系统,给出了系统硬件结构及部分软件。该系统采用了多控制器方案,能够按照使用要求输出激励和并行采集数据,实现数据的海量存储。该系统具有通用性,可以用于多种用途。     

FIR数字滤波器的FPGA实现研究

为了研究不同结构的FIR数字滤波器FPGA实现对数字多普勒接收机中FPGA器件资源消耗及其实现的滤波器的速度性能．在Xilinx ISE10．1开发平台中,采用VerilogHDL语言分别实现了FIR数字滤波器的改进的串行结构、并行结构以及DA结构。并在ModelSim仿真验证平台中仿真了实现设计。结果表明,改进串行结构的实现消耗资源少但滤波速度慢．并行结构的实现滤波速度快但消耗资源多,而DA算法的实现速度仅取决于输入数据的宽度,所以滤波速度通常较快且消耗的资源较少。     

Volterra级数模型辨识算法的改进研究

本文研究了 Volterra级数模型全解耦辨识算法,提出Volterra级数模型并行辨识算法的设计思想,设计了并行算法.实验和仿真结果表明,该算法能有效减小模型的在线辨识时间,能有效克服Volterra级数模型辨识中的维数灾难问题,且收敛速度快、稳态精度高,有利于实现工程应用.     

一种基于多Agent的Web数据挖掘方法

基于多Agent的数据挖掘技术,不仅能够针对不同的Web数据综合采用不同的挖掘算法,而且可以在各站点进行并行挖掘,避免Web通信量过载。在简述Agent技术和Web数据挖掘技术的基础上,结合多Agent和Web数据挖掘,设计出一种新型数据挖掘模型,且进一步阐述了该模型,并做了一些分析测试。结果证明,该方法能有效提高Web数据挖掘的速度、准确率和覆盖率,提高了数据利用率。     

高速专用GFP处理器的FPGA实现

采用FPGA实现了非标准用户数据接入SDH网络时,进行数据GFP封装和解封装的处理器电路.在处理器电路中引入了缓冲区管理器,使得电路能够有效处理突发到达、瞬时速率较高的客户数据;采用了并行CRC算法,进一步地提高了GFP处理器的处理速度.GFP处理器在xilinx xc2vp2上实现,共占用大约700个4输入查找表,采用80MHz系统工作时钟,8位数据总线宽度时,数据处理能力可达640Mb/s.     

分布式并行数据挖掘计算框架及其算法研究

为了提供一个灵活可扩展的计算平台进行高效的挖掘计算，提出了一种应用于分布和并行环境的数据挖掘计算框架和相应的算法。通过分析关联规则挖掘理论和以往算法的优缺点，建立一种分布式并行数据挖掘的计算框架，并给出相应的求解算法。实例分析表明该计算框架能够减少节点问的通信开销，保持了良好的可扩展性：挖掘算法则利用本地节点动态有序集合枚举树生成方法代替数据库节省了本地空间的占用．大大提高了查找的计算效率。     

High Performance CMOS Analog Arithmetic Circuits

Unique designs for CMOS analog arithmetic circuits are presented which perform addition (V₁ + V₂), subtraction (V₂ – V₁), add/invert –(V₁ + V₂), and multiply (V₁ × V₂). The circuit operation is based on the inherent square law of MOS transistor drain current when operating in the saturation region. Key features include: good linearity and accuracy, single ended voltage inputs and output, wide input and output range and no input bias voltages. The circuits can be directly coupled (no buffer) and serve as basic building blocks for analog signal processing implementations such as analog filters and adaptive equalizers. All circuits were implemented in 1.2 m CMOS technology.     

A Comparison of Bit-Parallel and Bit-Serial Architectures for WDM Networks

Wavelength division multiplexing (WDM) is emerging as a viable solution to reduce the electronic processing bottleneck in very high-speed optical networks. A set of parallel and independent channels are created on a single fiber using this technique. Parallel communication utilizing the WDM channels may be accomplished in two ways: (i) bit serial, where each source-destination pair communicates using one wavelength and data are sent serially on this wavelength; and (ii) bit parallel, where each source-destination pair communicates using a subset of channels and data are sent in multiple-bit words. Three architectures are studied in the paper: single-hop bit-serial star, single-hop bit-parallel star, and multi-hop bit-parallel shufflenet. The objective of this paper is to evaluate these architectures with respect to average packet delay, network utilization, and link throughput. It is shown that the Shufflenet offers the lowest latency but suffers from high cost and low link throughput. The star topology with bit-parallel access offers lower latency than the bit-serial star, but is more expensive to implement.     

UPS双机并联冗佘系统故障处理一则

本结合河北移动通信有限责任公司所用UPS双机并联冗余系统出现不同步报警后的处理过程，主要介绍UPS并联系统故障分析判断的思路、操作处理的方法，以及应注意的事项，以供参考。     

双机并联UPS的使用与维护

主要论述了自控系统采用UPS的必要性，以及SAUCRU PARALLEL SYSTEM(塞里克鲁并联系统)UPS在现场的具体应用。介绍了并联系统UPS的特性及其实现，现场外接旁路的设计与具体操作，以及日常维护中的问题。