全文获取类型
收费全文 | 2525篇 |
免费 | 188篇 |
国内免费 | 71篇 |
专业分类
化学 | 41篇 |
晶体学 | 3篇 |
力学 | 15篇 |
综合类 | 23篇 |
数学 | 1023篇 |
物理学 | 235篇 |
无线电 | 1444篇 |
出版年
2024年 | 6篇 |
2023年 | 56篇 |
2022年 | 72篇 |
2021年 | 73篇 |
2020年 | 80篇 |
2019年 | 58篇 |
2018年 | 47篇 |
2017年 | 59篇 |
2016年 | 78篇 |
2015年 | 69篇 |
2014年 | 117篇 |
2013年 | 148篇 |
2012年 | 107篇 |
2011年 | 109篇 |
2010年 | 78篇 |
2009年 | 140篇 |
2008年 | 203篇 |
2007年 | 162篇 |
2006年 | 182篇 |
2005年 | 134篇 |
2004年 | 100篇 |
2003年 | 124篇 |
2002年 | 100篇 |
2001年 | 83篇 |
2000年 | 74篇 |
1999年 | 85篇 |
1998年 | 53篇 |
1997年 | 52篇 |
1996年 | 31篇 |
1995年 | 12篇 |
1994年 | 18篇 |
1993年 | 9篇 |
1992年 | 13篇 |
1991年 | 12篇 |
1990年 | 5篇 |
1989年 | 7篇 |
1988年 | 4篇 |
1987年 | 2篇 |
1985年 | 3篇 |
1984年 | 6篇 |
1983年 | 1篇 |
1982年 | 1篇 |
1981年 | 1篇 |
1980年 | 1篇 |
1979年 | 2篇 |
1978年 | 2篇 |
1977年 | 1篇 |
1975年 | 1篇 |
1974年 | 1篇 |
1973年 | 1篇 |
排序方式: 共有2784条查询结果,搜索用时 15 毫秒
101.
102.
103.
Turbo码的编码调制技术 总被引:5,自引:1,他引:5
本文研究了Turbo码与网格编码调制相结合的Turbo码编码调制技术,给出了3种Turbo码与TCM相结合的调制方案,并进行了比较。对方案三进行了计算机模拟,从模拟得到的性能曲线表明,其性能要优于传统的采用卷积码的TCM调制。 相似文献
104.
LDPC码性能非常逼近香农极限且实现复杂度低,具有很强的纠错抗干扰能力,几乎适用于所有信道。在此采用DVB-S2标准中LDPC码的构造和编码方案,重点研究了LDPC码的译码原理,并将其用于加性高斯白噪声信道(AWGN Channel)图像的传输中。仿真结果表明在非规则LDPC码在低信噪比情况下,能为图像传输带来显著性能提高,且系统复杂度低,译码时延短。 相似文献
105.
106.
并元加集与二元并元码 总被引:5,自引:1,他引:5
本文首先进一步研究了并元加集存在的必要条件,从而提出了二元并元码所具有的长度。然后给出了一系列二元并元码的构造方法。证明了存在长度为22t+2的二元并元码,相应地证明了存在参数为(22t+2,22t+1±2t,22t±2t)的并元加集。 相似文献
107.
最佳(F,K,1)光正交码的构造算法研究 总被引:4,自引:0,他引:4
(F ,K ,1)光正交码 (OOC’s)是适合于光码分多址 (OCDMA)通信的最佳地址码 ,但成功构造最佳 (F ,K ,1)光正交码十分困难。针对该问题 ,研究了一种构造算法 ,给出了构造该光正交码的具体算法及相应的计算机辅助设计方法。通过该方法可以容易地构造出最佳 (F ,K ,1)光正交码。 相似文献
108.
作为3G标准之一的TD-SCDMA系统,它的物理层协议对传输格式组合指示TFCI采用了双正交编码方法,但是标准中没有规定具体的译码算法.文中提出了一种在其编码方法的基础上简单高效的译码算法--基于最大TFCS的TFCI译码算法.其效率高,误码率低,性能较一阶Reed_Muller译码和快速哈达码变换译码有很大提升. 相似文献
109.
Ashutosh Kumar Singh Asish Bera Hafizur Rahaman Jimson Mathew Dhiraj K.Pradhan 《中国电子科技》2009,7(4):336-342
An error tolerant hardware efficient verylarge scale integration (VLSI) architecture for bitparallel systolic multiplication over dual base, which canbe pipelined, is presented. Since this architecture has thefeatures of regularity, modularity and unidirectionaldata flow, this structure is well suited to VLSIimplementations. The length of the largest delay pathand area of this architecture are less compared to the bitparallel systolic multiplication architectures reportedearlier. The architecture is implemented using Austria Micro System's 0.35 μm CMOS (complementary metaloxide semiconductor) technology. This architecture canalso operate over both the dual-base and polynomialbase. 相似文献
110.