基于以太网技术的音视频信号切换器的设计

提出一种带以太网接口的智能音视频切换器。该系统以Mega64单片机为核心,实现了4×1的音频、视频信号监测和自动切换输出。通过以太网接口连接监控中心,实现远程参数配置和监控功能。同时,该系统在无上位机时,可独立工作,灵活性较好。     

基于EPON智能电能表光通信模块的设计与实现

智能电能表光通信模块的研究,在智能电网建设中发挥着重要作用。通过对EPON(以太网无源光网络)、PLC(电力载波通信)和WiMAX(全球微波互联接入)技术的对比分析,选择EPON作为智能电能表通信接入网技术,并设计了通信流程。基于QCA8829嵌入式芯片,在Redhat Linux 2.6.x开发平台上采用可接入EPON系统的光纤接口技术,实现了智能电能表主站与从站的通信系统。经测试表明,基于EPON智能电表光通信模块实现了智能电网配电侧信息全采集、全覆盖,并使远程电费控制及负载控制到户。     

多媒体教室智能管理系统的设计与实现

针对高校多媒体教室电能浪费严重、资源利用不合理以及用电设备、教学管理不足等问题,利用恩智浦公司的Cortex M0芯片,设计了以智能网关控制器为核心的教学楼智能管理系统,实现了合理使用教室用电设备,达到了节约电能、改善教学管理的目的。     

网格技术在视频会议系统中的应用初探

网格(Grid)是近年来兴起的一个研究热点。他旨在使互联网上所有资源(计算资源、存储资源、通信资源、软件资源、信息资源、知识资源等)实现全面共享与协同工作，使整个因特网整合成一台巨大的超级计算机，为用户提供一个有效的平台，支持全球范围内分布异构应用程序的运行。本文不仅介绍了网格技术的涵义、特．最、功能，并且从网格技术能支持异构结点在网络环境下的分布动态协同工作的角度出发，给出了基于网格平台的通用视频会议系统的设计构想。     

一种高精度数字温度传感器电路

计算机技术的飞速发展使人类迈入数字化时代,传感器也在向数字化智能化靠拢,本文阐述了一种宽使用范围的智能温度传感器的设计思想,并对一款高精度低成本的样机做了较详细的介绍。该样机由单片机、模拟开关、运算放大器、RS232芯片等电路组成,电路可以处理多路温度信号,具有RS232和I2C两个标准通信口。该电路采用了从通信芯片窃取负电源的硬件方法,以及多重积分等软件方法,提高了测试精度,降低了电路成本。实验结果达到了预期的目的。     

基于CAN总线智能查线仪的设计与实现

提出了一种基于CAN总线的智能查线仪的设计和实现方案。将现场可编程芯片、AVR微处理器用于查线设备,使用CAN总线与计算机通信方式来实现各查线模块间的数据通信和结构连接,并通过软件设计来识别有大数量待测端子情况下所需硬件上查线模块的扩充和指定待测查线端点数量,有效地解决了以往各类查线设备缺乏灵活性、扩展性差的问题,能够适应多种场合的不同需求,为各种线缆电气连接关系的检查提供了一种新的解决方案。     

基于CAN总线的智能节点设计

应用51单片机为控制核心结合其他的器件设计了一种能连接于CAN总线上的智能节点。通过单片机控制CAN总线控制器SJA1000,并进一步通过CAN总线收发器PCA82C250,实现该智能节点与CAN总线的通信。此外通过对MCS-51单片机的I/O进行相应的扩展,使该智能节点具有了8输入和8输出的控制端口。最终完成该智能节点并通过实际测试,验证了其实用性。     

某图像记录仪输出故障的排除方法

本文针对某型装备任务设备视频记录仪工作异常,从工作原理着手,进行机理分析,建立故障树,逐层深入排查,最终完成故障定位和排除,此方法可给同类设备故障排除提供一种借鉴。     

一种基于FPGA的快速视频背景分割方法

背景的有效分割是实现动目标检测和识别的基础.针对目前众多算法在进行分割时面临的算法复杂度高和占用存储空间过大的问题,在对监视视频序列研究的基础上,使用低成本的Spartan3系列的FPGA平台,以小于16Mbit的存储空间,实现了对视频序列静态场景即时重建.     

Energy-efficient Hardware Accelerators for the SA-DCT and Its Inverse

The explosive growth of the mobile multimedia industry has accentuated the need for efficient VLSI implementations of the associated computationally demanding signal processing algorithms. In particular, the short battery life caused by excessive power consumption of mobile devices has become the biggest obstacle facing truly mobile multimedia. We propose novel hardware accelerator architectures for two of the most computationally demanding algorithms of the MPEG-4 video compression standard––the forward and inverse shape adaptive discrete cosine transforms (SA-DCT/IDCT). These accelerators have been designed using general low-energy design philosophies at the algorithmic/architectural abstraction levels. The themes of these philosophies are avoiding waste and trading area/performance for power and energy gains. Each core has been synthesised targeting TSMC 0.09 μm TCBN90LP technology, and the experimental results presented in this paper show that the proposed cores improve upon the prior art.