首页 | 本学科首页   官方微博 | 高级检索  
文章检索
  按 检索   检索词:      
出版年份:   被引次数:   他引次数: 提示:输入*表示无穷大
  收费全文   44篇
  免费   0篇
化学   3篇
无线电   41篇
  2023年   1篇
  2021年   1篇
  2019年   1篇
  2017年   1篇
  2016年   2篇
  2015年   5篇
  2014年   4篇
  2013年   7篇
  2012年   4篇
  2011年   5篇
  2010年   2篇
  2009年   2篇
  2008年   3篇
  2007年   2篇
  2006年   2篇
  2003年   1篇
  1992年   1篇
排序方式: 共有44条查询结果,搜索用时 16 毫秒
21.
高清互动电视业务规划与竞争优势分析   总被引:1,自引:1,他引:0  
按照下一代广播电视网络建设要求,排列高清互动电视时移、点播、高清等10项业务规划和终端设备功能规划,比较分析高清互动电视与IPTV在政策、平台、内容、网络、安全、入户等方面的竞争优势。  相似文献   
22.
设计并实现了一种适用于AVS高清解码器的环路滤波器。该结构利用将水平边和竖直边相邻块数据分开存储的方法,以及流水线的滤波操作,加快了环路滤波器的处理速度,提高了工作频率。利用片内SRAM部分数据自更新的方法,减少了数据的传输。该VLSI实现采用0.18μm CMOS工艺综合的最高工作频率为167 MHz,电路规模约36 k等效逻辑门(含片内SRAM)。仿真结果显示,设计的环路滤波器能够对AVS高清视频(1 280×720 60帧/s)进行实时的环路滤波。该环路滤波器可用于AVS高清实时解码器芯片中。  相似文献   
23.
基于单片FPGA的可扩展DVI发送器   总被引:1,自引:0,他引:1  
吴晓铁  俞军  程君侠 《半导体技术》2007,32(12):1060-1064
介绍了当前主流的DVI数字视频协议,特别分析了TMDS的链路结构、信号特性和编码算法.针对目前DVI设计中的不足,给出了一个符合DVI1.0规范的基于单片FPGA的可扩展视频发送器的实现方法,具备某些传统方案无法完成的特性.它充分利用FPGA领域的最新技术,给出了一种基于Xilinx SPARTAN-3A DDR I/O的输出并串转换技术实现方法,克服了FPGA的最高时钟频率限制,极大地提高了运算速度和减少了对系统硬件的需求.  相似文献   
24.
在三网融合的大背景下,广电网络运营商在面临发展机遇的同时,更多的是面对挑战,在明确广电高清互动业务发展方向的基础上,通过市场需求分析和成本分析,针对不同的细分市场设计了不同的营销策略,并且及时跟踪分析市场反映,不断优化营销策略。  相似文献   
25.
为建设"一强三优"现代化公司、提高电网企业信息管理水平,必须构建高清视频会议系统。文章分析了高清视频会议系统的结构特点,结合具体应用,阐述了该系统的组成及相应作用。该系统将推动会议电视系统运行管理水平更上一个台阶,为电力企业提供更优质的服务。  相似文献   
26.
介绍了视频会议系统的组成,分析了高清视频会议系统QoS保障的机制,给出了一种一体化的QoS保障方案,并在高清视频会议系统工程进行实践;网络方面,对网络拓扑、带宽和服务等级等进行设计,并对核心路由器进行配置,实现低延时排队;业务方面,采用设备本身自带的QoS选项,从而形成了完整的QoS控制体系。  相似文献   
27.
随着高清MTS格式视频在国家击剑队训练中的普及,原有的基于DirectShow技术开发的视频编辑模块不能满足编辑高清视频的需求。针对这个问题,该文以高清视频编辑为研究主题,介绍了相关技术背景,并详细介绍了如何利用FFmpeg技术,实现了高清视频的格式转换和分割。  相似文献   
28.
首先介绍智慧城市安防视频资源共享系统的主要技术路线分析和各子系统的组成,然后详细阐述该系统的高标清视频兼容、社会图像监控资源接入方式、存储设备的选择等关键技术分析,最后结合公安实战需求,总结该系统在智能化方面的综合应用.  相似文献   
29.
RS译码的Euclid算法及其FPGA实现   总被引:3,自引:0,他引:3  
介绍运用于RS译码中的Euclid算法及利用Euclid算法进行RS译码的基本原理,同时给出该算法的FPGA实现,并在高清晰度数字电视接收机中验证了设计的可行性与可靠性。  相似文献   
30.
RS(255,223)编译码器的设计与FPGA实现   总被引:1,自引:0,他引:1  
向征  刘兴钊 《电视技术》2006,(11):17-19,31
介绍了RS(255,223)编译码器的设计,并根据编译码器的不同特点,采用不同结构的GF(28)乘法器.编码器利用多项式除法,采用并行结构;译码器采用Euclid算法,关键模块采用了串并结合的结构.同时给出了算法的FPGA实现,按照自上而下的设计流程,在保证速度的同时最大限度地减少了资源占用.  相似文献   
设为首页 | 免责声明 | 关于勤云 | 加入收藏

Copyright©北京勤云科技发展有限公司  京ICP备09084417号