TMS320F28335及其最小应用系统设计

介绍TMS320F28335的性能特点、仿真工具和开发环境,给出了由TMS320F28335组成的最小应用系统,并结合实际应用介绍其复位电路、时钟电路、JTAG仿真接口电路以及电源模块的设计方法。     

基于FPGA的图像采集模块的设计

针对传统的PCI图像采集卡的弊端,采用OV7620和Cyclone系列FPGA设计了适用于便携式嵌入式系统的图像采集模块。该模块采用“乒乓模式”设计思想,具有8Mbit的高速缓存空间,并利用嵌入式逻辑分析仪对原始图像数据的采集和缓存。系统实现图像原始数据的采集和缓存,保证图像数据的连续和完整性,该系统外部接口电路简单,便于使用和移植,具有体积小、功耗低、速度快等优点,可应用于便携式设备的图像采集。     

多通道同步数据采集及压缩系统

介绍一种基于CPLD和DSP的多通道同步数据采集及压缩系统。该系统采用复杂可编程逻辑器件（CPLD）和数字信号处理器（DSP）的体系结构,利用CPLD实现数据采集、缓冲、预处理,并协调系统各部分工作,利用DSP无损压缩采集数据,通过RS422总线将压缩后的数据上传遥测系统;并对无损压缩的相关算法进行比较,最终采用算术编码（ARC）~算法,结论证实该系统切实可行,各项指标满足系统要求。该系统可应用于遥测多路噪声数据。     

船舶用自动控制智能辅助系统设计

针对传统技术采用PLC等通用控制器已无法满足现代化自动控制智能系统要求的问题,文中利用高速、实时性好且内置CAN 控制器接口的DSP,采用变论域PID控制算法,设计基于DSP/F28335的船舶用自动化控制智能辅助系统控制器。文中搭建系统结构并介绍变论域PID算法,并在系统的实时混合仿真平台上进行了相关的干扰实验,用以对比基于传统PID控制器系统的控制效果。实验结果表明,使用变论域模糊PID控制算法的DSP控制器,可较大幅度提高船舶用自动智能控制辅助系统的实时性、抗干扰性和自适应性。     

嵌入式处理器中SDRAM控制器的指令FIFO设计及优化

本文提出了SDRAM预取FIFO的设计，充分利用SDRAM的流水特性，提高无Cache嵌入式处理器性能。通过软件指令静态分析和软件模拟两种分析方法，评估预取逻辑的深度，得到最优化的设计。基于Drystone基准程序的测试表明，本文提出的指令FIFO可以将处理器的性能提高约50％。     

线性升降速控制系统的实现

研制开发了一种线性升降速控制系统，主要部件采用嵌入式单片机、交流伺服电机等。提出了一种用D／A转换器实现伺服电机高精度调速的优化算法，提高了控制精度，简化了编程方案。试验证明他性能可靠，工作稳定，是较完美的控制系统。现已正式投入使用。     

嵌入式系统的软硬件协同设计

协同设计改变了传统的设计反复修改系统方案的缺点，通过综合分析系统软硬件功能，最大限度地挖掘系统软硬件之间的并发性，将软硬件开发结合得更紧密，可以大大提高设计效率，使设计出来的系统工作在最佳工作状态。本文将系统地阐述软硬件协同设计技术。     

基于CAN总线的网络监控系统

CAN(Controller Area Network)总线属于现场总线(field Bus)的范畴。介绍一种基于CAN总线的网络监控系统方案。该系统由上位机(PC机)、下位机(单片机F040)组成，采用CAN卡和单片机本身集成的CAN模块作为上、下位机通讯接口。上位机与CAN卡的接口采用VB编写，本文还给出了单片机中CAN模块通信的数据处理方法。     

A novel real-time resource efficient implementation of Sobel operator-based edge detection on FPGA

A new resource efficient FPGA-based hardware architecture for real-time edge detection using Sobel operator for video surveillance applications has been proposed. The choice of Sobel operator is due to its property to counteract the noise sensitivity of the simple gradient operator. FPGA is chosen for this implementation due to its flexibility to provide the possibility to perform algorithmic changes in later stage of the system development and its capability to provide real-time performance, hard to achieve with general purpose processor or digital signal processor, while limiting the extensive design work, time and cost required for application specific integrated circuit. The proposed architecture uses single processing element for both horizontal and vertical gradient computation for Sobel operator and utilised approximately 38% less FPGA resources as compared to standard Sobel edge detection architecture while maintaining real-time frame rates for high definition videos (1920 × 1080 image sizes). The complete system is implemented on Xilinx ML510 (Virtex-5 FX130T) FPGA board.     

一种基于FPGA的高性能FFT处理器设计

FFT算法是高速实时信号处理的关键算法之一,在数字EW接收机中有着广泛的应用前景。本文基于Xilinx公司的Vertex-IIPro系列FPGA,设计一种级联结构的1024点FFT处理器,采用基-4并行蝶算单元,能并行处理四路输入数据,极大地提高了FFT的处理速度。在系统时钟为100MHz时,完成1024点复数FFT运算仅需要2.56μs。