基于FPGA的F-RAM防掉电设计

在复杂实验条件下,需采用非易失性铁电存储器记录重要数据。为防止二次上电时实验数据被覆盖,需设计防掉电功能。文中介绍了一种F-RAM的防掉电设计思路,并基于现场可编程门阵列实现,板级验证工作正常,并已在相关项目中得到应用且达到了预期功能。     

量子三值全加器设计

量子多值加法器是构建量子多值计算机的基本模块.通过认真分析三元域上加法的运算规则及带进位加法的真值表,通过设置扩展三值Toffoli门的控制条件有效实现一位加法在各种情况下的进位,利用三值Feynman门实现一位加法的求和运算,由此设计出一位量子三值全加器,再利用进位线将各位量子全加器连接起来构造出n位量子三值全加器.与同类电路相比,此量子全加器所使用的辅助线及量子代价都有所减少.     

非制冷红外成像数字组件的关键设计

近几年随着热成像技术的快速发展。实用化、低成本、高可靠的非制冷焦平面阵列红外探测器应用研发已成为热成像领域最令人关注的焦点之一。并有大量应用产品问世。本文以法国SOFRADIR公司8—12μm非制冷焦平面探测器IDML073-XX-V3为原型。采用DSP、FPGA、探测器的数字驱动和控制等大量新技术实现了红外实时成像。论述了非制冷焦平面探测器技术指标、控制信号以及成像总体技术和实现方法。并重点说明了DSP和FPGA数字信号处理电路的功能和设计方法。以及探测器数字温控原理。该组件结构紧凑、成像清晰、性能稳定,并能满足工业级的使用要求。     

反应离子刻蚀铝中nMOS 器件的等离子充电损伤

介绍在等离子工艺中的等离子充电损伤,并且利用相应的反应离子刻蚀(RIE)Al的工艺试验来研究在nMOSFET器件中的性能退化。通过分析天线比(AR)从100:1到10000:1的nMOSFET器件的栅隧穿漏电流,阈值Vt漂移,亚阈值特性来研究由Al刻蚀工艺导致的损伤。试验结果表明在阈值Vt漂移中没有发现与天线尺寸相关的损伤,而在栅隧穿漏电流和低源漏电场下亚阈值特性中发现了不同天线比的nMOS器件有相应的等离子充电损伤。在现有的理解上对在RIEAl中nMOS器件等离子充电损伤进行了讨论,并且基于这次试验结果对减小等离子损伤提出了一些建议。     

超深亚微米自对准平面双栅MOSFET假栅的制作

进入超深亚微米领域以后,传统CMOS器件遇到了器件物理、工艺技术等方面难以逾越的障碍.普遍认为,必须引入新结构和新材料来延长摩尔定律的寿命.其中,双栅CMOS被认为是新结构中的首选.在制作平面型双栅MOS器件中,采用自对准假栅结构,利用UHV外延得到有源区(S、D、G),是一种制作自对准双栅MOSFET的有效手段.文章详细研究了一种假栅制作技术.采用电子束曝光,结合胶的灰化技术,得到了线宽为50 nm的胶图形,并用RIE刻蚀五层介质的方法,得到了栅长仅为50 nm的自对准假栅结构.     

低压应用的高性能甚高频功率VDMOSFETs

采用梯形栅结构和难熔金属钼栅工艺 ,研制出了高性能 ,低电压工作 ,适用于移动通信的甚高频功率VDMOS场效应晶体管 .该器件在 175 MHz、 12 V低电压工作条件下 ,输出功率为 12 W,漏极效率为 70 % ,功率增益为 12 d B     

含N超薄栅氧化层的击穿特性

研究了含 N超薄栅氧化层的击穿特性 .含 N薄栅氧化层是先进行 90 0℃干氧氧化 5 m in,再把 Si O2 栅介质放入 10 0 0℃的 N2 O中退火 2 0 min而获得的 ,栅氧化层厚度为 10 nm.实验结果表明 ,在栅介质中引入适量的 N可以明显地起到抑制栅介质击穿的作用 .分析研究表明 ,N具有补偿 Si O2 中 O3≡ Si·和 Si3≡ Si·等由工艺引入的氧化物陷阱和界面陷阱的作用 ,从而可以减少初始固定正电荷和 Si/ Si O2 界面态 ,因此提高了栅氧化层的抗击穿能力     

一个新的pMOSFET栅电流退化模型

研究了最大栅电流应力 (即 p MOSFET最坏退化情况 )下 p MOSFET栅电流的退化特性 .实验发现 ,在最大栅电流应力下 ,p MOSFET栅电流随应力时间会发生很大下降 ,而且在应力初期和应力末期栅电流的下降规律均会偏离公认的指数规律 .给出了所有这些现象的详细物理解释 ,并在此基础上提出了一种新的用于 p MOSFET寿命评估的栅电流退化模型     

深亚微米MOS器件中栅介质层的直接隧穿电流

在WKB近似的理论框架下,提出了一个MOS器件中栅介质层直接隧穿电流的模型.在这个模型中,空穴量子化采用了一种改进的单带有效质量近似方法,这种方法考虑了价带的混合效应.通过与试验结果的对比,证明了这个模型可以适用于CMOS器件中电子和空穴的隧穿电流.还研究了介质层能隙中的色散对隧穿电流的影响.这个模型还可以进一步延伸到对未来高介电常数栅介质层中隧穿电流的研究.     

薄栅介质陷阱密度的求解和相关参数的提取

采用恒定电流应力对薄栅氧化层MOS电容进行了TDDB评价实验,提出了精确测量和表征陷阱密度及累积失效率的方法.该方法根据电荷陷落的动态平衡方程,测量恒流应力下MOS电容的栅电压变化曲线和应力前后的高频C-V曲线变化求解陷阱密度.从实验中可以直接提取表征陷阱的动态参数.在此基础上,可以对器件的累积失效率进行精确的评估.