MPEG-2 AAC 5.1-Channel Decoder Software for a Low-Power Embedded RISC Microprocessor

Presented here is MPEG-2 AAC low complexity profile decoder software for a low-power embedded RISC microprocessor, NEC V830 (300 mW @133 MHz). Fast processing methods for IMDCT reduce execution time by 41% and help achieve real-time decoding of a 5.1-channel audio signal, while using only 64.7% of processor capacity.     

变参数RS译码器IP核的实现

设计出一种码长可以变化的RS码译码器IP核电路,可进行RS(15,5)、RS(15,7)、RS(15,9)以及RS(15,11)的译码。译码器电路使用BM迭代译码算法,并在硬件电路中加以改进,使得电路能扩充到编译纠错位数多的复杂RS码。该译码器电路尽可能多地使用可以共享的模块,降低了电路的规模。硬件电路采用V erilogHDL进行描述,并在FPGA上进行了验证,同时给出了硬件电路在逻辑分析仪上得到的结果。     

高速RS(31,15)编译码器的FPGA实现

RS码由于具有优良的纠错能力而得到广泛应用。在军事通信中常以RS(31, 15)作为首选码。本文用一片现场可编程门阵列 (FPGA)芯片实现了高速RS(31, 15)编译码器。该编译码器具有体积小、性能稳定、工作速度高等优点。     

FPGA上分布式Viterbi译码器实现技术

分布式Viterbi译码器是一种物理分散、逻辑统一的译码器。它在多个现场可编程阵列（FPGA）上实现多功能模块,以充分利用各FPGA的容裕量,达到系统资源分配的平衡。通过一个大规模设计中分布式Viterbi译码器实例的剖析,说明分布式结构设计的特点及实现技术。这里给出的Viterbi译码器实例对其他分布式FPGA器件的设计也有较高的参考价值。     

光码分多址接入技术中单、多维编解码器的实现

在简要介绍光码分多址（OCDMA）接入技术中各种单、多维光扩频编码原理的基础上,对相应各种光编／解码器的结构和特点进行了分析和比较,并对光编／解码器的发展前景作了探讨。     

迭代检测算法在比特交织编码调制系统中的比较研究

迭代检测技术不仅局限于在传统的级联码系统中的应用,还可用于解决现代数字通信中的许多检测／译码问题。随着Turbo码的出现,人们对迭代译码算法进行深入研究,并提出一些简化译码算法。比特交织编码调制及迭代检测（bit—interleaved coded modulation with iterative decoding,BICMID）是一种高效数据传输系统。比特交织和迭代译码是BICM—ID系统具有卓越性能的关键因素,译码算法的选择不仅影响接收机的性能,也决定了系统的复杂度。文中研究迭代译码算法对BICM—ID系统性能的影响,分析各种译码算法的计算复杂度。仿真结果表明log-APP算法有好的性能同时复杂度也高,简化的译码算法能降低译码器的复杂度,但会带来一定的性能损失;随着信道条件的改善,算法简化带来的性能损失也随之减小。     

A New Semiblind Scheme Based on Second and Fourth Order Statistics for Decoding of Space–Time Data in Time Selective MIMO Channels

In this paper we propose a novel semiblind scheme based on second and fourth order statistics of Space–Time data in time varying MIMO channels. This scheme combines a new blind estimator of frequency offsets and an iterative decoder. Space–Time Codes have a periodic property which is used to find a simple and efficient blind estimator of carrier offsets. The iterative decoder is a data aided decoder which provides the best estimates of channel, noise co-variance and S–T data in its category. As a result of this the new semiblind scheme performs very efficiently in time-selective channels and is able to reduce the training overhead required by the data-aided estimators to a large extent, and increase the effective throughput.

用分段采样啁啾光栅实现谱相位编码

设计并实现了基于采样光纤光栅的光码分多址(OCDMA)谱相位编解码器.根据等效啁啾原理,采用分段采样啁啾的方法将宽谱光源的不同频率分量在时域上分离并重新组合,并将地址码信息用等效相移的方式引入到不同的频率分量上实现谱相位编码.采用该方法制作的编解码器具有制作简单、工艺要求低的特点,便于系统应用.对该编解码器的性能进行了计算机仿真并与实测数据进行了对比,结果显示该编解码器具有较好的性能.     

基于VHDL语言的CRC信道编解码电路设计与实现

CRC码由于其具有良好的检纠错能力在现代通信中得到了非常广泛的应用.文中讨论了CRC码的原理,详细分析了编码,解码及纠正一个码元错误的设计思路,并用VHDL实现了CRC(15,6)码的编解码电路.     

基于SOC的VC-1解码器软硬件协同设计及验证

提出了一种VC-1硬件解码器的SOC／ASIC设计方案,并在具体实现电路的基础上,重点讨论了软硬件协同设计方案及其验证策略的设计考虑。该设计方案已经通过基于FPGA的系统级验证。结果证明,设计方案完全可行。