全文获取类型
收费全文 | 462篇 |
免费 | 60篇 |
国内免费 | 104篇 |
专业分类
化学 | 7篇 |
力学 | 2篇 |
综合类 | 4篇 |
数学 | 8篇 |
物理学 | 24篇 |
无线电 | 581篇 |
出版年
2023年 | 2篇 |
2022年 | 3篇 |
2021年 | 9篇 |
2020年 | 11篇 |
2019年 | 4篇 |
2018年 | 4篇 |
2017年 | 12篇 |
2016年 | 11篇 |
2015年 | 19篇 |
2014年 | 34篇 |
2013年 | 32篇 |
2012年 | 41篇 |
2011年 | 42篇 |
2010年 | 51篇 |
2009年 | 31篇 |
2008年 | 49篇 |
2007年 | 55篇 |
2006年 | 50篇 |
2005年 | 32篇 |
2004年 | 31篇 |
2003年 | 25篇 |
2002年 | 15篇 |
2001年 | 20篇 |
2000年 | 10篇 |
1999年 | 6篇 |
1998年 | 11篇 |
1997年 | 5篇 |
1996年 | 3篇 |
1995年 | 1篇 |
1994年 | 1篇 |
1993年 | 1篇 |
1992年 | 3篇 |
1991年 | 1篇 |
1990年 | 1篇 |
排序方式: 共有626条查询结果,搜索用时 31 毫秒
61.
本文设计了一种0.1G-1.5GHz,3.07pS RMS 抖动的多相位输出锁相环。通过引入双路径电荷泵,极大的减小了锁相环中的低通滤波器的尺寸。基于指定的功耗约束,提出了一种新颖的压控振荡器、电荷泵与鉴频鉴相器的尺寸优化方法,使用该方法,每个模块输出相位噪声减小了约3-6dBc/Hz。该锁相环在55nm的工艺下流片,集成了16pF的MOM电容,占用面积仅为0.05平方毫米。输出1.5GHz信号时,功耗2.8mW,相位噪声为-102dBc/Hz@1MHz。 相似文献
62.
63.
Zheng Dong Liu Shengli Wang Yumin 《电子科学学刊(英文版)》1999,16(4):372-375
This paper presents two practical message commitment schemes: one is suitable for committing many bits, and another is useful for committing any bit-long message. They are provably secure based on pseudo-random synthesizers. In these schemes, the sender may be unbounded to polynomial time and the receiver is bounded. The advantage of these schemes is that the secure parameter may be small. 相似文献
64.
一种新型偏振态综合仪的实验研究 总被引:1,自引:1,他引:0
提出一种新型的偏振态综合仪的实现方案。该方案通过激光光源、线性起偏器、可旋转的1/4波片(QWP)和可旋转的1/2波片(HWP)的组合实现任意偏振态(SOP)的产生。利用二维平面几何方法,从理论上分析了该方案的正确性并推导出了相应的控制算法。实验结果表明,该仪器可以高精度产生任意SOP,且具有成本低、易于实现和控制算法简单等优点。该仪器在研究偏振相关效应对光纤通信系统和光器件的影响具有重要应用价值。 相似文献
65.
采用高速鉴频鉴相器(TSPC)、经典抗抖动的电荷泵、交叉耦合差分延迟单元以及电阻分压相位内插电路等结构设计了一个应用于1000Base-T以太网收发器的频率综合器电路,并能兼容10/100Mbps模式.该电路同时满足发送电路上升下降斜率控制和时钟恢复电路对于多相时钟(128相)的需要,大大节约了面积和功耗.在晶振的绝对抖动σ约为16ps情况下,输出25MHz测试时钟信号σ仅为11ps.表明该频率综合器有较强的抑制噪声能力,能很好满足发送和接收电路对于时钟性能的要求.芯片采用SMIC 0.18μm的标准CMOS工艺,电源电压为1.8V,功耗小于4mW. 相似文献
66.
敏捷需求过程建模 总被引:1,自引:1,他引:0
张国生 《微电子学与计算机》2012,29(2):27-30
将敏捷方法融入软件需求工程过程的每一个活动之中,充分发挥敏捷方法和计划驱动方法的优势,体现了规范的力量和安慰以及敏捷的宽松和创造性,并用双变迁Petri网DTPN为敏捷需求工程过程活动建立反馈、迭代模型. 相似文献
67.
68.
为了产生稳定激励信号的目的,采用Verilog硬件语言在FPGA上实现了数字频率合成器的设计,该设计包括累加器、波形存储器、AD转换、低通滤波器等;对累加器、波形存储器都进行了仿真,并下载到FPGA中,经A/D转换,滤波,获得了稳定的正弦激励信号。本设计只实现了正弦信号设计,通过对波形存储器数据改变,可以实现任意波形的输出。 相似文献
69.
70.