全文获取类型
收费全文 | 462篇 |
免费 | 60篇 |
国内免费 | 104篇 |
专业分类
化学 | 7篇 |
力学 | 2篇 |
综合类 | 4篇 |
数学 | 8篇 |
物理学 | 24篇 |
无线电 | 581篇 |
出版年
2023年 | 2篇 |
2022年 | 3篇 |
2021年 | 9篇 |
2020年 | 11篇 |
2019年 | 4篇 |
2018年 | 4篇 |
2017年 | 12篇 |
2016年 | 11篇 |
2015年 | 19篇 |
2014年 | 34篇 |
2013年 | 32篇 |
2012年 | 41篇 |
2011年 | 42篇 |
2010年 | 51篇 |
2009年 | 31篇 |
2008年 | 49篇 |
2007年 | 55篇 |
2006年 | 50篇 |
2005年 | 32篇 |
2004年 | 31篇 |
2003年 | 25篇 |
2002年 | 15篇 |
2001年 | 20篇 |
2000年 | 10篇 |
1999年 | 6篇 |
1998年 | 11篇 |
1997年 | 5篇 |
1996年 | 3篇 |
1995年 | 1篇 |
1994年 | 1篇 |
1993年 | 1篇 |
1992年 | 3篇 |
1991年 | 1篇 |
1990年 | 1篇 |
排序方式: 共有626条查询结果,搜索用时 15 毫秒
31.
32.
通过采用直接数字合成与间接数字合成相结合的混合合成技术,实现了2~8 GHz宽带,1 kHz小步进输出.并做到杂散优于-65 dBc,相噪优于-95 dBc/Hz偏离载频1 kHz处的技术要求. 相似文献
33.
This paper describes a novel divide-by-32/33 dual-modulus prescaler(DMP).Here,a new combination of DFF has been introduced in the DMP.By means of the cooperation and coordination among three types,DFF, SCL,TPSC,and CMOS static flip-flop,the DMP demonstrates high speed,wideband,and low power consumption with low phase noise.The chip has been fabricated in a 0.18-μm CMOS process of SMIC.The measured results show that the DMP’s operating frequency is from 0.9 to 3.4 GHz with a maximum power consumption of 2.51 mW under a 1.8 V power supply and the phase noise is -134.78 dBc/Hz at 1 MHz offset from the 3.4 GHz carrier.The core area of the die without PAD is 57×30μm~2.Due to its excellent performance,the DMP could be applied to a PLL-based frequency synthesizer for many RF systems,especially for multi-standard radio applications. 相似文献
34.
为提高锁相环的相位噪声性能,本文设计了一种级联式偏置锁相环来实现宽带低相噪频率合成器,通过理论分析得到其相位噪声模型,证明了该技术能够有效地降低锁相环路中鉴相器的噪声基底,并且混频交互调产生的所有杂散可由环路滤波器抑制,从而将窄带高频谱纯度信号扩展为宽带高频谱纯度信号。基于该技术提出了2GHz ~5GHz 的低相噪宽带频率合成器方案,并对其相位噪声指标进行了分析。理论与实验结果表明,相比于传统的小数分频式锁相环方案,该方案的带内相位噪声有明显改善。 相似文献
35.
本文针对"单片机"课程教学中存在的问题,提出了敏捷开发和CDIO理念相结合的该课程教学新方法:教师精心设计实践项目,运用敏捷开发和CDIO理念,按照企业产品生产管理标准组织教学。通过与企业项目开发流程对比发现,该方法与其基本一致,教学效果明显提高。 相似文献
36.
37.
设计实现了一种基于CORDIC算法和乘法器的直接数字频率合成器。采用混合旋转算法实现相位幅度转换,最高工作频率达到400MHz。在算法级,将DDFS中需要执行的π/4旋转操作分成两次旋转完成,第一次旋转采用CORDIC算法,第二次旋转采用乘法器来完成,同时采用流水线结构来实现累加器,提高整体性能。在晶体管级,采用DPL(Double-pass-transistor logic)逻辑实现基本电路单元,减少延迟提高速度。经0.35μmCMOS工艺流片,在400MHz的工作频率下,输出信号在80MHz处,SFDR为76.47dB,整个芯片面积为3.4mm×3.8mm。 相似文献
38.
39.
频率合成器的相位噪声分析 总被引:1,自引:0,他引:1
频率合成器被喻为雷达电子系统的"心脏",其相位噪声对设备和系统的性能影响很大.文中简单介绍了频率合成器相位噪声的基本概念.基于频率合成器的基本实现方法,分析了频率合成器中的相位噪声,通过实例说明了不同合成方式频率合成器的相位噪声.时频率合成器的低相噪声设计的工程实现有一定的指导意义. 相似文献
40.
This paper proposes a fast-settling frequency-presetting PLL frequency synthesizer. A mixedsignal VCO and a digital processor are developed to accurately preset the frequency of VCO and greatly reduce the settling time. An auxiliary tuning loop is introduced in order to reduce reference spur caused by leakage current. The digital processor can automatically compensate presetting frequency variation with process and temperature, and control the operation of the auxiliary tuning loop. A 1.2 GHz integer-N synthesizer with 1 MHz reference input was implemented in a 0.18 μm process. The measured results demonstrate that the typical settling time of the synthesizer is less than 3 μs, and the phase noise is –108 dBc/Hz@1MHz. The reference spur is –52 dBc. 相似文献