光纤拉丝生产中影响POD的因素

讨论了在光纤拉丝生产过程中，影响内涂层直径（POD）的几个重要因素。     

PTC热敏电阻的现状与发展趋势(续一)

基于对1995年以来,国内外PTC热敏电阻的研究,介绍了PTC热敏电阻用原料(BaCO3、TiO2、BaTiO3、SrCO3、PbO、Pb3O4、SrTiO3、PbTiO3、Y2O3、Nb2O5、CaCO3、SiO2等);材料(BaTiO3系、V2O3系及高分子);生产技术(瓷粉制造、烧成、芯片制造、质量评定、理化分析、片式PTC生产);重点产品(消磁、马达启动、限流及加热等用)以及基础研究(相变应力模型、表面势垒模型)等方面的现状及今后的发展趋势。     

MPEG-4视频编码技术及其在多媒体通信中的应用

本文较为详细地介绍了MPEG－4视频编码的主要技术及其功能与特点，并基于此标准提出了一个基于Internet网络的多媒体通信系统的设计方案。     

利用新型场效应管(QFET)的正向变换器

介绍了单端正向变换器基本电路，重点叙述带三路调节DC电压的100KHZ180W离线电源。它采用具有低导电阻RDS和低栅极电荷Qg的新型场效应管（QFET）作为变换电路的主开关器件，降低了电源开关损耗并提高了效率3%-5%。     

基于BOOSt结构下不连续导电模式的PFC电路

采用现代高频功率变换技术的有源功率因数校正（Power Factor Corrector,PFC)技术是解决高频开关变换器谐波污染的有效手段。与传统的PFC电路相比，有源PFC电路的输入电流接近正弦波且与输与电压同相位，能有效抑制电流波形畸变和谐波，因此避免了对同一电网设施的干扰。在PFC电路中，Boost变换器是研究和应用得最多的一种变换器。本文着重分析了Boost电路在不连续导电模式状态下，PFC电路的临界条件，对实际电路结构的设计有很好的指导意义。     

New FIR laser lines and frequency measurements for optically pumped CD3OH

Twenty new cw FIR laser lines in CD₃OH, optically pumped by a CO₂ laser, are reported. The frequencies of 39 of the stronger laser lines were measured relative to stabilized CO₂ lasers with a fractional uncertainty, as determined by the reproducibility of the FIR frequency itself, of 2 parts in 10⁷.Contribution of the U.S. Government, not subject to copyright.     

蓝牙技术在某型飞机机载火控故障诊断系统中的应用研究

蓝牙技术是一种短距离无线通信技术,具有低成本、低功耗、灵活、快速、抗干扰能力强等特点,目的是取代终端的连接电缆.为提高部队的作战效能,采用蓝牙技术和计算机测量与控制技术,研制了机载火控故障诊断系统;该系统在实际应用中取得了良好效果,并具有诊断结果准确、自动化程度高、工作稳定可靠、操作简便、易于转移和维护等优点,为技术人员进行机载火控系统的性能检测与故障诊断提供了便利.     

TFM调制及其改进技术的研究

通过对TFM调制技术的研究,修正了其中预调制滤波器冲击响应波形g(f)在时间轴上的位置及其频谱G(w)的表达式.然后将TFM基带信号进行近似,即对TFM的相位路径进行进一步的控制,得到一个改进的TFM调制技术.改进后的TFM调制技术和原TFM调制技术相比,频带压缩能力提高了一倍,误码性能不变,但会出现3 dB的寄生调幅,需要提高发射机的发射功率.     

基于可重构FPGA技术的自适应FIR滤波器的实现

有限冲激响应(FIR)滤波器设计遇到的难题是滤波要进行大量乘法运算,即使是在全定制的专用集成电路中也会导致过大的面积与功耗.对于用硬件实现系数是常量的专用滤波器,可以通过分解系数变为应用加、减和移位而实现乘法.FIR滤波器的复杂性主要由用于系数乘法的加法器/减法器的数量决定.而对于自适应FIR滤波器,大多数场合下可用数字信号处理器(DSP)或CPU通过软件编程的方法来实现,但是对于要求高速运算的场合,VLSI实现是很好的选择.基于这一考虑,可以用符号数的正则表示(CSD)码表示系数, 再利用可重构现场可编程门阵列(FPGA)技术实现.可重构结构的应用,能保证系统的其余部分同时处于运行状态时实现FIR滤波器系数的更新.文中利用CSD码和可重构思想,提出了用FPGA实现自适应FIR滤波器的一种方案.     

0.25μm CMOS千兆以太网发送器设计

分析了千兆以太网体系结构,给出了符合IEEE 802.3z标准中1000BASE-X规范的发送器电路结构,并采用TSMC 0.25 μm CMOS 混合信号工艺设计了符合该规范的高速复接电路和锁相环时钟倍频电路.芯片核心电路面积分别为(0.3×0.26)mm2和(0.22×0.12)mm2.工作电压2.5 V时,芯片核心电路功耗分别为120 mW和100 mW.时钟倍频电路的10倍频输出时钟信号频率为1.25 GHz,其偏离中心频率1MHz处的单边带相位噪声仅为-109.7 dBc/Hz.在驱动50 Ω输出负载的条件下,1.25 Gbit/s的高速输出数据信号摆幅可达到410 mV.