基于PCI9054的数据采集系统的实现

PCI总线结构具有高性能、低成本和软件兼容性好的特点,是PC机的主要总线系统。在介绍PCI9054接口芯片的基础上,给出了一种基于虚拟无线电的数据采集系统的设计。该系统使用模数转换器件和PCI总线传输高速数字信号,工作在通用计算机上,采用DMA结合中断实现高速数据传输。     

基于MATLAB用于谐波检测的数字低通滤波器的设计

有源电力滤波器谐波检测中数字低通滤波器的设计是关键,利用Matlab中的FDATool可以快速、方便地设计出符合要求的IIR滤波器,并进一步转化为VHDL语言描述的文件,并通过编译、仿真后可以利用FPGA实现。     

Generating 2-Gray codes for ballot sequences in constant amortized time

We present a simple algorithm that generates a cyclic 2-Gray code for ballot sequences. The algorithm generates each ballot sequence in constant amortized time using a linear amount of space. This is the first known cyclic 2-Gray code for ballot sequences that achieves this time bound. In addition, the algorithm can be easily modified to output ballot sequences in binary reflected Gray code order in constant amortized time per string using a linear amount of space.     

Design of a small conversational system

The main features of a time-sharing system for a minicomputer are outlined. An interpretive language LAX plays a central role in the system both as a base for the languages seen by the user and for implementing part of the system. The system is open-ended, new subsystems can be plugged in easily, and a variety of error and interrupt behavior can be obtained.     

基于大数据的C语言程序设计

C语言作为一种程序设计语言,在大数据组成的物联网和云计算中应用广泛,具有强大的适应性和兼容性,是大数据时代下,在IT行业中起到关键作用的程序设计语言。文章分析了基于大数据的C语言程序设计的必然性和应用策略,为C语言在大数据上的应用方向提供了参考依据。以汉字的应用为例,提出了解决C语言应用问题的思路。     

基于FPGA设计的FIR滤波器的实现与对比

描述了基于FPGA的FIR滤波器设计。根据FIR的原理及严格线性相位滤波器具有偶对称的性质给出了FIR滤波器的4种结构,即直接乘加结构、乘法器复用结构、乘累加结构、DA算法。在本文中给出上述几种算法的结构框图,并通过FPGA编程实现上述几种算法,并给出所用的资源来比较各种算法的优劣。     

基于VHDL故障注入的处理器敏感性分析

针对航天应用的处理器敏感性评估需求,采用仿真命令技术开发了一种基于VHDL的故障注入工具.以LEON3处理器为目标模型进行了故障注入实验,得到了流水线寄存器的敏感性,并对敏感性较高的寄存器加固之后再次进行可靠性评估,从而验证了该故障注入工具的有效性.本故障注入工具适用于基于VHDL的RTL级处理器的软错误敏感性分析.     

基于MUX的PSK调制系统设计

载波的两种相位随二进制数字基带信号离散变化称为二进制移相键控（2PSK）。对BPSK和DPSK调制原理研究基础上,讨论了数字化处理2PSK调制系统的模块建立,在Max＋PlusⅡ开发环境中,用VHDL语言设计BPSK和DPSK调制,利用MUX模块完成了PSK调制系统,仿真和验证了其设计功能。     

IDEA and AES, two cryptographic algorithms implemented using partial and dynamic reconfiguration

In this work, we present our experience in implementing two different cryptographic algorithms in an FPGA: IDEA and AES. Both implementations have been done by means of mixing Handel-C and VHDL and using partial and dynamic reconfiguration in order to reach a very high performance. In both cases, we have obtained very satisfactory results, achieving 27.948 Gb/s in the IDEA algorithm and 24.922 Gb/s in the AES algorithm.     

单交叉路口半感应控制器设计

针对定时控制无法应付交通流无规律的交叉路口,设计以CPLD为控制核心的单交叉路口半感应控制器。采用层次化设计思想,使用VHDL语言编写控制部分的主程序,并通过MAXPLUSⅡ软件进行仿真。仿真结果显示,系统可实现单个交叉路口交通信号灯的半感应控制,并且系统的控制参数可通过外部输入调节,增加系统的灵活性。