多载波码分多址系统的单抽头码元级频域均衡算法和扩频序列设计

在多载波码分多址（MC-CDMA）系统中,码元级频域均衡器（FDE）的性能优于码片级FDE,但其代价是非常高的复杂度。我们的研究表明,扩频序列具有两个基本作用:区分数据流提供复用增益和扩展频谱提供分集增益。由于扩频序列的这两个作用常常耦合在一起,导致了码元级FDE的高复杂度。本文通过将扩频序列解耦为一个码矩阵和一个扩频矩阵,并对扩频矩阵进行优化,得到低复杂度单抽头码元级FDE和提供最大分集增益的扩频矩阵。理论分析与仿真表明,当采用最优扩频矩阵时,所提出的码元级FDE能够以相同的复杂度获得比码片级FDE更高的性能,并且当扩频因子超过可分辨多径个数时还能达到匹配滤波界。      

CAT5128：32抽头数字电位计

Cutolyst宣布其可编程数字电位计家族新增一款32抽头的器件。CAT5128是一款掉电易失型电位计,采用8引脚小型SOT-23封装,是各式校准应用的理想选择,例如便携式设备、消费类与工业电子产品上的数字音量控制、LCD屏幕对比度及亮度调节等应用。     

一种FPGA-TDC防气泡误差编码器设计

在设计基于现场可编程门阵列(FPGA)的时间数字转换器(TDC)时,时钟偏斜等因素产生的气泡误差会造成抽头延迟链(TDL)中的延迟单元失效,导致TDC的分辨率变差。提出了一种防气泡误差编码器,通过统计抽头延迟链中发生变化的抽头个数,该编码器使抽头延迟链跳变顺序按照时间顺序映射,从而消除气泡误差的影响。利用Xilinx Virtex UltraScale+FPGA对该防气泡误差编码器的有效性进行验证,使用该编码器后,基于双端采样法的抽头延迟链TDC分辨率由3.18 ps提升至1.76 ps。实验结果表明,所提出的防气泡误差编码器能够解决气泡误差导致的延迟单元失效的问题,避免分辨率的损失。     

256抽头（tap）单通道数字电位计

这器件含片上8位非易失性电可擦除可编程只读存储器,使设计人员能一次就校准,并在上电时保持存储器的电阻触点（wiper）设置范围。其带有400kHz、12C协定兼容接口,用于LCD屏幕调节;自动校准;对比度、亮度及音量控制;匹配应用的增益调节及线路阻抗。CAT5140的EEPROM耐用性达200万次数据写存储,数据能保留100年。     

一种低差分输出不匹配度的单转差分低噪声放大器

本文设计了一种应用于GPS接收机的单端输入差分输出低噪声放大器。我们提出了一种利用变压器或中心抽头差分电感中的电感耦合来降低差分输出不匹配度的方法。文中对降低不匹配度的原理进行了分析,并且讨论了如何选择电感尺寸。本文的LNA带ESD保护,使用TSMC 0.18um工艺实现,并且封装后在PCB上进行测试。LNA工作在1.575GHz,电压增益为24.6dB, 噪声系数为3.2dB,差分输出增益不匹配度小于0.2dB,相位不匹配度小于2度,LNA工作电压为1.8V,消耗5.2mA电流。     

基于谐波叠加的短波信道模拟器设计

在基于Watterson模型的短波信道模拟器设计中,常采用滤波法实现短波信道的多普勒扩展和衰落,其运算复杂度较高。给出一种新的短波信道模拟器实现方法,采用谐波叠加法设计抽头增益函数,模拟短波信道的多普勒扩展和衰落,有效降低了运算复杂度。最后,采用单音信号对信道模拟器多径？多普勒扩展和多普勒频移等性能进行了仿真,仿真结果证明了用谐波叠加法设计短波信道模拟器的有效性。     

高升压Boost变换器的拓扑结构和理论分析

由于高升压Boost变换器被广泛用于可再生能源发电系统中,因此本文针对常用的三类高升压Boost变换器从控制的角度进行了分析研究。首先研究了变换器的平均模型和系统的小信号模型,然后得到输出电压与占空比的传递函数。通过对三类Boost变换器的传递函数进行分析和研究可知,混合型的Boost变换器具有比较好的特性,控制方式简单,而其它Boost变换器为非最小相位系统,需要采用双环控制来调节输出电压,控制方式比较复杂。     

声表面波抽头延迟线编码加权的M序列,Gold码

讨论了用于声表面波抽头延迟线相位编码加权的Ｍ序列、Ｇｏｌｄ码特性，并指出了其寻找方法。     

隔N位一抽头的串入并出CCD多抽头延迟线

本文将介绍串入并出抽头延迟线的基本原理、器件结构,特别是抽头与非抽头的时钟电极结构。     

活动抽头均衡器的原理和实现

本文提出了一种全新的均衡器——活动抽头均衡器.这种均衡器利用高效的信道估计算法,计算出所有多径的时延和幅度,进而只保留少量的工作抽头.结果表明,它比传统均衡器大大节省了资源,并且在性能上也有显著提高.