通信瓶颈下的实时并行任务分配研究

提出了实时并行任务粒度划分的具体设计方法，采用了系统内通信迟延最小的约束条件进行多处理器上的任务分配，解决了高速实时信号处理中的数据通信瓶颈问题。在自行设计的超立方体结构的通用信号处理机上，实现了空时二维自适应信号处理和SAR实时成像，显著减小了数据通信迟延，提高了并行效率和性价比。     

关于海面无线传播模型的探讨

现有文献中一般都认为海面环境的无线传播模型近似于自由空间传播模型，但在实际测试中发现，自由空间模型预测值与实测值差别较大，不能很好地解释此类环境的信号传播。笔者根据多次海面覆盖测试的数据，分析并拟合出了新的海面传播模型。     

宏蜂窝模型的传播模型校正研究

详细介绍了 宏蜂窝传播模 型校正的基本操作流程 结果分析及注意事项 对工程 ,人员了解和开展模型校正工作有一定的指导作用 。     

透析3G在中国面临的重重困局(1)--牌照与标准选择

探讨了中国3G牌照何时发放、发放数量、牌照与标准是否捆绑、3G产业链如何搭建、频率如何分配、市场容量和终端等问题，并对此提出了建设性的意见。     

GPRS业务模型和无线网络的研究

根据GPRS业务及业务发展情况，对GPRS业务模型进行深入研究，并对GPRS无线网络进行了更深入的探讨。     

Fractional Brownian Heavy Traffic Approximations of Multiclass Feedforward Queueing Networks

We consider multiclass feedforward queueing networks under first in first out and priority service disciplines driven by long-range dependent arrival and service time processes. We show that in critical loading the normalized workload, queue length and sojourn time processes can converge to a multi-dimensional reflected fractional Brownian motion. This weak heavy traffic approximation is deduced from a deterministic pathwise approximation of the network behavior close to constant critical load in terms of the solution of a Skorokhod problem. Since we model the doubly infinite time interval, our results directly cover the stationary case.AMS subject classification: primary 90B15, secondary 60K25, 68M20     

用楔形柱面光纤微透镜耦合的1.3μm SOA组件

运用激光模式耦合理论分析了半导体光放大器(SOA)与单模通信光纤的连接损耗,并设计制作了楔形柱面光纤微透镜用来实现两者的模斑匹配,有效地降低了器件的光耦合损耗.本文介绍了楔形柱面光纤微透镜耦合的1.3 μm半导体光放大器(SOA)组件及其制作方法.该组件的最大增益不小于14 dB,其偏振灵敏度小于1 dB,增益波动不大于0.5 dB.     

硬件握手双向选通型串行通信共享器的设计

本文介绍了ＩＢＭ－ＰＣ系列计算机通过ＲＳ－２３２Ｃ串行口与多个单片微机组成的分布式系统中一种可双向选通串行通信共享器的设计方法。给出通信共享器的设计电路；并对电路工作原理进行了详细剖析。     

中国的三种非同步轨道卫星移动通信系统星座方案

本文介绍基于我国的三种非同步轨道卫星移动通信系统星座方案：低、中轨系统各有２４和１８颗星，轨道高度分别为１３２６和８０３５ｋｍ，两系统各以５°和３０°的仰角对我国的覆盖率为９９．７８％和９９．９６％；椭圆轨道系统１２颗星，近、远地点分别为４２７和２９０６ｋｍ，以７°和１５°仰角对我国北纬２０°以上地区覆盖率分别为９７．９０％和８９．６１％，若增加４颗中轨卫星，以１５°仰角对我国的覆盖率为９９．９９％。     

Viterbi译码器的硬件实现

介绍了一种Vkerbi译码器的硬件实现方法。设计的基于硬判决的Viterbi译码器具有约束长度长（9)、译码深度深（64)的特点。为了兼顾硬件资源与电路性能两个方面，在设计中使用了4个ACS单元，并根据Xilinx Virtex系列FPGA的结构特点．利用FPGA内部的BlockRAM保存汉明距离和幸存路径，提高了译码速度。