对数字电路实验箱的改进

在教学过程中发现数字电路实验箱不能做ROM、A／D和D／A实验,原因是设计上的固有缺陷。为提高数字电路实验箱的利用率和可靠性,本文针对数字电路实验箱存在的问题,提出了电源和面板改进方法。文章阐述实验箱的改进方案及电原理图。改进后数字电路实验箱增加了ROM、A／D和D／A实验内容,达到良好教学效果。     

浮栅ROM器件辐射效应机理分析

分析了浮栅ROM器件的辐射效应机理，合理地解释了实验中观察到的现象.指出辐射产生的电子空穴对在器件中形成的氧化物陷阱电荷和界面陷阱电荷是导致存储单元及其外围电路出现错误的原因.浮栅ROM器件的中子、质子和⁶⁰Co γ辐射效应都是总剂量效应 . 关键词： FLASH ROM EEPROM 中子 质子 60Co γ')" href="#">⁶⁰Co γ 总剂量效应     

无证书代理重签密方案

结合无证书密码体制和签密思想提出了一个无证书代理重签密方案,在方案中,使用一个半可信代理人实现了一个签密到另一个签密的透明转换.与其他相似方案相比,实现了签密的完全转换.一般情况下,在Alice的私钥和Bob的公钥下完成的签密经转换后只能用Alice的身份信息和Daddy的私钥解签密;在本文提出的方案中,由Alice的私钥和Bob的公钥完成的签密经转换后可以用Charlie的身份信息和Daddy的私钥解签密,且签密的验证不需要明文信息的直接参与.基于间隙双线性Diffie-Hellman问题,在随机预言机模型下,证明了可以抵抗无证书代理重签密中的第一类攻击.     

A low-power direct digital frequency synthesiser

This work presents a low power direct digital frequency synthesiser (DDFS) by using a new two-level lookup table algorithm. The algorithm uses trigonometric double angle formula to divide lookup table ROM into two parts. The ROM size of the proposed architecture is 25% less than that of conventional lookup table DDFS. The hardware of new DDFS architecture compared to the traditional two-level table DDFS also requires less one multiplication. A synthesised 0.35 µm DDFS with an spurious free dynamic range of ?80 dB, runs up to 100 MHz and consumes 81 mW at 3.3 v. The power efficiency is 0.81 mW MHz^?1, which represents an enhancement of more than 38% compared to the conventional DDFS.     

一种高速直接数字频率合成器及其FPGA实现

介绍了一种用于QAM调制和解调的直接数字频率合成器,该电路同时输出10位正弦和余弦两种波形,系统时钟频率为50MHz,信号的谐波小于－72dB。输出信号的范围为DC到25MHz,信号频率步长为0．0116Hz,相应的转换速度为20ns,建立时间延迟为4个时种。直接数字合成器（DDFS）采用一种有效查找表的方式生成正弦函数,为了降低ROM的大小,采用了1／8正弦波形函数压缩算法。直接数字频率合成器的数字部分由Xilinx FPGA实现,最后通过数模转换器输出。     

1Mbit汉字ROM设计和分析

本文描述一种专用于汉字字符发生器的1Mbit ROM的设计。文中对各部分电路设计作了详细的分析,指出设计中的特点。对研制成功的样品进行交、直流特性测试,结果表明电路性能完全达到设计和使用的要求。     

DDS输出频谱杂散的抑制

本文简要说明了直接数字频率合成器原理,分析了DDS输出频谱杂散的误差来源,介绍了抖动注入法、正弦查找表的幅度压缩方法和DAC平衡法等DDS频谱杂散抑制方法,详细阐述有关原理和具体实现方法。     

DVB-T接收系统中2k-8k FFT处理器的设计及ROM优化

结合高速、实时快速傅立叶变换的实际需求,设计并实现了一种采用多级级联的同步流水线结构、基于SRAM、SDF(single-path delay feedback)、DIF等结构与方法的2k与8k共享硬件结构的变模FFT处理器.2k/8kFFT处理分解为5/6级基4蝶形单元与1级基2蝶形单元的级联,并对存储旋转因子的ROM面积进行了最优化处理.本FFT处理器整体划分为多个模块,RTL电路全部采用Verilog HDL硬件语言描述,并对其进行了功能一致性仿真验证及RTL综合.     

一种音乐播放控制电路的设计

简谱是一种比较简单易学的音乐记谱法,数字简谱用不同的点和线段配合八个阿拉伯数字0～7构成音符,记录并表示千变万化的音乐曲子及其基本音乐元素。通过音乐播放控制电路的设计实例,比较详细地说明音乐播放控制电路在数字逻辑电路的实践应用。通过该设计介绍用频率信号驱动蜂鸣器演奏电子音乐的原理,使读者掌握模可变计数器的设计方法以及只读存储器（ROM）的应用。     

Evaluation of linear,inviscid, viscous,and reduced-order modelling aeroelastic solutions of the AGARD 445.6 wing using root locus analysis

Reduced-order modelling (ROM) methods are applied to the Computational Fluid Dynamics (CFD)-based aeroelastic analysis of the AGARD 445.6 wing in order to gain insight regarding well-known discrepancies between the aeroelastic analyses and the experimental results. The results presented include aeroelastic solutions using the inviscid Computational Aeroelasticity Programme–Transonic Small Disturbance (CAP-TSD) code and the FUN3D code (Euler and Navier–Stokes). Full CFD aeroelastic solutions and ROM aeroelastic solutions, computed at several Mach numbers, are presented in the form of root locus plots in order to better reveal the aeroelastic root migrations with increasing dynamic pressure. Important conclusions are drawn from these results including the ability of the linear CAP-TSD code to accurately predict the entire experimental flutter boundary (repeat of analyses performed in the 1980s), that the Euler solutions at supersonic conditions indicate that the third mode is always unstable, and that the FUN3D Navier–Stokes solutions stabilize the unstable third mode seen in the Euler solutions.