QEPAS系统中石英音叉模态仿真计算与研究

对石英音叉增强型光声光谱(QEPAS)系统中常用的石英音叉进行了有限元模态计算，获得石英音叉前6阶振型与模态频率，认知了第4阶对称摆动振型为有效振动，利用单因素法分析了石英音叉的音臂长度l₁、音臂宽度w₁、音臂厚度t、音臂切角θ、音臂圆孔直径d及音臂圆孔高度h对低阶有效共振频率(Fre)的影响，敏感度依次为： l₁> w₁>d>θ>t>h，考虑实际设计情形，筛选出了l₁，w₁，d与h四个石英音叉设计变量，采用Box-Behnken实验设计方案与RSM(response surface methodology)方法，以Fre为函数目标，建立l₁，w₁，d与h的二次回归响应面模型，得到了参数之间的交互作用，利用Design-Expert软件对响应面模型进行设计参数反求，结果表明，在15 000 Hz≤Fre≤25 000 Hz计算区域内误差较小，基本满足QEPAS系统的计算需求，所提出的研究与设计方法具有一定通用性，可为QEPAS系统中石英音叉结构参数设计提供参考。     

Compiler compatible 5.66 Mb/mm2 8T 1R1W register file in 14 nm FinFET technology

1-read/1-write (1R1W) register file (RF) is a popular memory configuration in modern feature rich SoCs requiring significant amount of embedded memory. A memory compiler is constructed using the 8T RF bitcell spanning a range of instances from 32 b to 72 Kb. An 8T low-leakage bitcell of 0.106 μm² is used in a 14 nm FinFET technology with a 70 nm contacted gate pitch for high-density (HD) two-port (TP) RF memory compiler which achieves 5.66 Mb/mm² array density for a 72 Kb array which is the highest reported density in 14 nm FinFET technology. The density improvement is achieved by using techniques such as leaf-cell optimization (eliminating transistors), better architectural planning, top level connectivity through leaf-cell abutment and minimizing the number of unique leaf-cells. These techniques are fully compatible with memory compiler usage over the required span. Leakage power is minimized by using power-switches without degrading the density mentioned above. Self-induced supply voltage collapse technique is applied for write and a four stack static keeper is used for read Vmin improvement. Fabricated test chips using 14 nm process have demonstrated 2.33 GHz performance at 1.1 V/25 °C operation. Overall V_min of 550 mV is achieved with this design at 25 °C. The inbuilt power-switch improves leakage power by 12x in simulation. Approximately 8% die area of a leading 14 nm SoC in commercialization is occupied by these compiled RF instances.     

RF磁控溅射制备钛酸锶钡BST纳米薄膜

钛酸锶钡(BST)薄膜作为一种高K介质材料在微电子和微机电系统等领域具有广阔的应用前景,人们已对BST薄膜的制备工艺技术和介电性能进行了大量的研究。BST纳米薄膜的制备工艺直接影响和决定着薄膜的介电性能(介电常数、漏电流密度、介电强度等)。对RF磁控反应溅射制备BST纳米薄膜的工艺技术进行了综述。从溅射靶的制备、溅射工艺参数的优化、热处理、薄膜组分的控制,及制备工艺对介电性能的影响等方面,对现有研究成果进行了较全面的总结。     

继电器微机检测装置的软件设计

继电器作为主要电气元件之一，广泛应用于各个领域。对继电器的检测主要包括机械参数和电气参数的检测。电气参数由于其项目多，实现微机测试比较困难，据此，开发了电磁继电器电参数的自动测试装置，本文仅介绍其软件设计。     

低插损窄带型10.7MHz压电陶瓷滤波器的研制

介绍了低插损窄带型10.7 MHz压电陶瓷滤波器的一种设计制作方法。结合压电陶瓷能陷模理论,通过对滤波器分割电极设计和制造工艺控制技术的研究,强调了工艺控制的重要性。产品达到日本村田同类产品水平,对国产化窄带型10.7 MHz压电陶瓷滤波器的研发和生产具有十分重要的意义。认为选用高Qm值压电陶瓷材料、分割电极和耦合电容的设计、焊接和点蜡工艺的控制等是研制低插损窄带型10.7 MHz压电陶瓷滤波器的重点。     

8VSB芯片的层次式设计方法

提出了深亚微米下系统级芯片层次式版图设计的方法，并用该方法设计了HDTV信道解码芯片8VSB的版图。实例设计结果表明，该方法在节约面积、加速时序收敛方面效果明显，大大缩短了芯片设计周期。     

Multiple Scan Chain Design for Two-Pattern Testing

Non-standard fault models often require the application of two-pattern testing. A fully-automated approach for generating a multiple scan chain-based architecture is presented so that two-pattern test sets generated for the combinational core can be applied to the sequential circuit. Test time and area overhead constraints are considered.     

基于ASP.NET技术的新闻发布系统的设计与实现

完整描述了一种在部队师旅级单位通用的新闻发布系统。首先根据用户的特点,对系统进行了需求分析与功能模块划分,然后在此基础上从系统架构、系统流程和数据库设计等3个方面阐述了系统设计中的关键点,并以设计用户登录界面为例写出了部分功能的实现程序,最后对其在中小型企业建站中的应用进行了展望。     

VFP环境下报表设计研究

Visual FoxPro是小型数据库应用系统开发工具,而报表设计是数据库应用系统开发的一个重要组成部分,直接决定系统的输出是否能够满足用户的需要。为此详细研究了报表设计方法,结合Microsoft的OLE技术,引入面向对象方法,提出了一种新的报表设计方法。实践应用证明,该方法非常适合设计复杂的报表。     

无线通信的跨层优化

传统的OSI分层结构无法适应无线网络环境，随着越来越多无线应用的出现，人们提出了跨层设计，其主要内容就是通过在协议栈的各层之间（主要是应用层、传输层、网络层、链路层和物理层）传递特定的信息，使协议栈能够根据无线环境的变化来实现对资源的自适应优化配置，从而更有效的利用无线网络资源，提高系统的性能。