数字信号处理模块中的串行RapidIO设计

RapidIO互连构架是一种基于可靠性的开放式标准,可应用于连接多处理器、存储器和通用计算机平台.本文基于集成双核处理器MPC8641D和FPGA芯片XC5VSX240T的数字信号处理平台,进行了串行RapidIO(SRIO)技术的开发.文中给出了SRIO互连架构的硬件设计方案以及MPC8641D中SRIO数据通信软件...     

USB2．0主控器软硬件协同仿真系统设计

为了能够充分、快速验证USB2．0主控器的功能,设计了一个软硬件协同仿真平台。其中,CPU模型部分采用一种高效的SystemC模型,而不使用基于指令集的复杂CPU模型。测试用例采用抽象层次更高的C语言编写,通过调用仿真平台对外提供的API完成激励生成与响应检查。结果表明,该方式能够有效降低对仿真资源的占用,减少仿真时间;同时使软件人员能在IP的硬件验证阶段就能完成软件的设计测试工作,缩短软硬件接口整合时间,加快开发进度。     

基于NiosII的红外图像处理系统设计

介绍了基于FPGA内嵌NiosII处理器的红外图像处理系统的实现方法;具体阐述了该红外图像处理系统的总体结构、基于NiosII的多CPU工作原理、红外图像处理算法的处理流程和实现方法。通过与传统DSP系统的比较分析,指出该系统的优点与缺点。     

光通信系统中思科交换机CPU死机的解决方案

ATM异步光通信中,思科8540的工作状态如何,事关全局,其中的核心控制单元CPU,更是整个ATM通信中最关键的部件,也是故障易发生的部件,CPU一旦出现故障,将造成全部变电站网络通信中断.文章从自动接入法和人工呼叫法两个方面作了详细的介绍,针对8540无冗余CPU提出了解决方案.     

虚拟演播室系统设备的分析与比较

本文力求站在专业用户的角度，通过对VI[Z]SET公司的IBIS虚拟演播室系统和国内一些厂家的产品，在虚拟演播室系统的3个关键性环节系统主机部分、跟踪部分和色键部分的比较，对虚拟演播室系统的设备进行分析。     

DDR2 SDRAM控制器IP功能测试与FPGA验证

完成挂载在AHB上对DDR2 SDRAM进行操作的DDR2控制器IP模块的设计,并通过了相关的读写测试。利用Altera的Qsys平台,将得到的DDR2控制器IP挂载到NiosII上,搭建SoPC系统,完成软硬件协同验证。验证结果表明,该IP在StratixIV的FPGA核心芯片上共占用287个逻辑单元,DDR2的工作频率可达200 MHz。同时,开发出了一套将AHB总线接口的IP挂载到NiosII Avalon总线上进行FPGA验证的通用方法。     

促进消费者对NAS技术的采用：您的产品前景如何？

消费电子业一片萧条，唯有网络存储是个引人注目的亮点。相关企业应仔细挑选硬件、软件，以及二者共同实现的特性，来确保产品取得成功。     

凌阳单片机简介

介绍了台湾凌阳公园生产的8位及16位单片机的主要性能指标，重点介绍了凌阳16位单片机－SPCE系列的主要特点和应用领域。     

嵌入式CPU的设计与仿真

介绍了用VHDL语言实现嵌入式CPU的模块化设计方法．很好地解决了和原有系统的兼容问题，介绍了用VHDL语言描述嵌入式CPU的实例，说明了模块化的设计思想。     

CPU控制的数字锁相环频率合成系统的FPGA实现

介绍了一种CPU控制的数字锁相环频率合成系统的FPGA实现方案，深入探讨了设计原理及过程，并给出了详细的仿真波形。