基于sopc的远程数据采集系统

介绍了用niosⅡ微处理器控制的数据采集及基于GSM网络的数据无线传输系统。Sopc是Altera公司提出的一种灵活，高效的片上系统设计方案；它将处理器，存储器，I／O口等系统设计需要的组件集成到一个pld器件上，构建成一个可编程的片上系统。NiosⅡ是Altera公司最新开发的可以进行Sopc设计的处理器软核。GSM通讯技术是短信息有了广泛的应用，同时SMS有覆盖区域广，运营费用低，开发方便，可靠性高等优点，十分适用远程数据传输。     

CPU微结构中侦测和防止缓冲区溢出的实现

提出了一种设计在CPU里的侦测和防止缓冲区溢出的硬件方法。在微结构中增加一个秘钥寄生器,用这个秘钥来加密子程序的返回地址。在子程序调用时,加密的返回地址被插入到堆栈帧之间,而明文的返回地址仍然按原操作压入堆栈。这样,返回地址在堆栈中就有了两个拷贝。在子程序返回时,加密明文返回地址并与密文返回地址相比较。如果比较结果不一致,就能确定发生缓冲区溢出,CPU立即触发缓冲区溢出中断来防止攻击。所有与存取加密返回地址相关的堆栈操作、加解密操作和比较操作等都通过在微结构中增加一执行单元来实现。这些操作和硬件改变对软件都是透明的。与一些软件方法相比,提出的方法充分利用执行单元的并行性,从而极大地减少了对性能的影响。     

基于FPGA的可编程数字电子战接收机的设计与实现

主要讨论了一种可编程数字电子战接收机的设计与实现,并以Altera公司的StratixⅡ芯片为硬件平台,描述了应用Altera公司提供的一系列开发工具(DSP Builder、SOPC Builder、NiosⅡ IDE等)设计并实现该接收机的过程.     

基于IP-SAN的电视节目非线性制作网络的设计与建设

本文介绍了扬州广播电视总台基于IP-SAN的电视节目非线性制作网络的设计与建设.重点介绍了网络组建方案对比与选型.提出了系统安全性方面的一些设计方案.对以后其他单位采用IP-SAN网络搭建中等规模的非线性制作网有一定的借鉴作用.     

软件抗干扰技术

软件抗干扰技术作为系统抗干扰技术的一个重要方面,由于其设计灵活,节省硬件资源,且操作方便易行,受到了越来越多的重视。本文简明介绍了软件抗干扰的两大主要方面：CPU抗干扰和输入输出的抗干扰的各种方法和原理,为实际应用提供了一定的参考价值。     

一种OMC CPU利用率估计方法

当前的移动通信网络,通常由操作维护中心（OMC）、基站控制器（BSC）、基站（BS）和终端用户（UE）四级网元组成。BSC和BS通常称为基站子系统（BSS）。OMC通常由大型的工作站组成,是无线网络的管理核心,它对BSC进行直接的控制和管理。当BSC或BS添加一些新的功能或软硬件升级时,首先要做的是评估新增加的功能对OMC造成的影响。这些影响包括对CPU利用率、存储器（memory）利用率和数据库（database）利用率的影响。在实际测试数据的基础上,提出了OMC CPU利用率的估算方法。利用所提出的估算方法,可以方便地估算其他网元新增加的功能对OMC CPU所造成的影响。     

基于双CPU的网络交互式数字电视机顶盒的设计

从现有交互式数字电视机顶盒的发展以及局限性出发，介绍ST Microelectronics公司新近推出的适合于交互式数字电视应用的ST40GX1和STi5514芯片的功能特点以及接口，提出将二者相结合构成双CPU的高性能网络交互式数字电视机顶盒的方案，并给出包括前端在内的系统的具体构成。     

S7-200 CPU226与IPC批量数据串行通信

介绍了西门子S7-200 PLC CPU226与工控计算机IPC的批量数据串行通信程序设计方法，给出了中断接收方式的通信程序，该程序适用于S7-200系列与IPC构成的主从方式的实时监控系统。     

多端口以太网测试板卡的设计与实现

该文介绍了多端口以太网侧试板卡的设计与实现方法.该方案采用基于CPCI总线的多CPU与大规模FPGA技术,实现了八端口的百兆以太网协议接口的测试功能,特别使用于组成自动测试系统.     

基于硬件描述语言的简易CPU设计

基于可编程逻辑器件FPGA,利用Verilog硬件描述语言,采用自顶向下和模块化的设计方法,先将CPU的每个模块进行软件设计与仿真,再将每个模块综合起来,设计并验证了一种简单CPU逻辑控制器。对CPU关键功能模块进行了原理分析,并通过Max＋PlusⅡ软件编译适配,给出了时序仿真图。同时在硬件上实现了简单指令控制的流水灯实例,完成了完整的Verilog硬件描述语言的简易CPU设计。该设计具有很强的灵活性与可靠性,只要适当扩展或修改指令集就可以使CPU实现更多的功能。